资源描述
1/37 2024 年 3 月 25 日 行业|深度|研 究报 告 行业研究报告 慧博智能投研 相关数据 统计显 示 2024 年，中国人 工智能 芯片市 场规 模预计将 达到 785 亿元，未来或将 保持较 高增速。强大的 AI 芯片 需要更 加先 进的制程 工艺来 实现，由于 芯片集成 度逐渐 接近物 理极 限，先进 封装技 术有望成为延 续摩尔 定律、发展 先进 AI 芯片的 有效路 径之 一。先进 封装需 求有望 随着 算力芯片 的快速 放量而迅速提 升。围绕先进 封装，下面我 们 从 其基本概 念入手，了解 其优 势及 四要 素，并 对该行 业发 展现状及 竞争格 局、市场空间 进行分 析，对 产业 链及相关 公司进 行梳理。对 未来发展 方向及 前景机 遇进 行展望，方便读 者深入了解这 一行业。目录 一、概述.1 二、四要 素.5 三、发展 现状.11 四、竞争 格局.14 五、产业 链梳理.17 六、市场 空间.21 七、相关 公司.26 八、未来 展望.36 九、参考 研报.37 封装是半 导体制 造过程 中重 要环节，占封测 部分价 值的 8085%。半导 体封装 是半 导体制造 工艺的 后道工序，指 将制作 好的半 导体 器件放入 具有支 持、保 护的 塑料、陶 瓷或金 属外壳 中，并与外界 驱动电 路及其他电子 元器件 相连的 过程。封装是 实现芯 片功能、保 障器件系 统正常 运行的 关键 环节之一，主要 起到保护芯片、电气 连接、机械 连接和标 准规格 化等作 用。据 Gartner 的统 计数据，封 装环节的 价值 占 整个半导体封 测部分 的 80%85%。2/37 2024 年 3 月 25 日 行业|深度|研 究报 告 1.封装技术 发展至 今共经 历四 个阶段，当前已 进入先 进封 装时代。第 一 阶 段：通 孔插 装 时代（20 世纪 70 年代前）。以 双列直插 封装(DualIn-linePackage，DIP)为代 表。第 二 阶 段：表 面贴 装 时代（20 世纪 80 年代后）。该阶段典型 封装方 式为扁 平方 形封装（Quad Flat Package，QFP)、无引脚芯片载体(Leadless Chip Carrier，LCC)、小外形封装(Small Outline Package，SOP)等，使用 针栅阵 列(Pin Grid Array，PGA)技 术，用引线替 代第一 阶段的 引脚，转变为 向表面 贴装型封装。第一、第二阶 段均 为传统封 装。3/37 2024 年 3 月 25 日 行业|深度|研 究报 告 第 三 阶 段：面 积阵 列 时代（20 世纪 90 年代后）。该阶 段兴起 了球栅 阵列(BallGridArray，BGA)、单芯片封装(Chip Scale Package，CSP)等先进 封装技 术。第 四 阶 段：先 进封 装 时代（21 世纪后）。封装技术不断发展，出现了 倒装焊（FlipChip）、晶圆级 封装（Wafer Level Package，WLP)）、2.5D/3D 封装等 多 种先进封 装技术，从二 维向 三维、从 封装元 件向封装系统 发展。2.先进封装 本质是 提升 I/O 密 度，核心 衡量指 标为凸 块间 距与凸块 密度。封装主 要起 到保护和 电路连 接的作用，分 为传统 封装和 先进 封装。传 统封 装 的电路 连接 主要依赖 引线框 架，先 进封 装的电路 连接则 主要通过凸块（bump）完成。先进封装 内涵丰 富，但 本质 为提升 I/O 密度，进而 提升 芯片性能。衡量 I/O密度最核 心的指 标为凸 块间 距（BumpPitch）和 凸块密 度（BumpDensity）。根据 IDTechEx 定义，只有 凸块间距 小于 的 封 装才属于 先进封 装。先 进封 装，更确 切来说 可以被称为异 构集成，整个 体系 包含倒装 焊(FlipChip)、晶 圆级封装(WLP)、扇入/扇 出、2.5D 封装（Interposer）、3D 封装(TSV)、混 合键合、Chiplet 等一 系列技 术与理 念。在 台积 电的发展 路线中，倒装2.5D/3DSoIC 等技术 路线的凸 块间距 不断缩 小，凸块密度 持续提 升。4/37 2024 年 3 月 25 日 行业|深度|研 究报 告 3.相比传统 封装，先进封 装在 功能和开 发方面 具有下 述优 势：1 在功能相 同的情 况下，先进 封装可以 减少空 间占用，将 更多的元 件和功 能集成 到更 小的空间 内，提 高芯片的功能 密度。2 在传统封 装中，引线穿 过外 壳和引脚 需要数 十毫米 甚至 更长，导 致延时 和功耗 问题。先进封 装将互 联长度从毫米 级缩短 至微米 级，使得性能 和功耗 得以提 升。3 I/O 先进封装 制造多 层 RDL、倒装芯片 与晶片 级封装 相结 合、添加 硅通孔、优化 引脚 布局以及 使用高 密度连接器等方 式，可 以在有 限的 封装空间 内增加 I/O 数 量。4 先进封装 通过优 化封装 结构，增加芯 片与散 热器之 间的 接触面积，使用 导热性 良好 的材料，增加散 热器的表面积 及散热 通道，改进 芯片晶体 管数量 不断增 加而 面临的散 热问题。5 电子系统 的构建 可以在 芯片 级和基板 级进行，通过 在封 装内部实 现系统 级封装，可 以更好地 实现系 统重构。5/37 2024 年 3 月 25 日 行业|深度|研 究报 告 6 先进封装 技术可 以利用 现有 的晶圆制 造设备，使封 装 设 计与芯片 设计同 时进行，缩 短设计和 生产周 期，降低成本。Bumping、RDL、Wafer 和 TSV 是先进 封装的 四要 素，具备 其中一 种即为 先进 封装。先 进封装 内涵丰富，相对 传统封 装，新 增的 底层工艺 包括 Bump（凸块），RDL（再布线 层），Wafer（晶 圆），TSV（硅通孔）四要 素。Bump 用来取代 传统封 装中的 引线 键合，主 要起界 面电气 互联 和应力缓 冲的作 用，当前先进 封装无 一例外 均使 用了 Bump 工艺。RDL 起着 XY 平面 电气延 伸的作 用，Interposer（中介 层，以硅为主）也发 挥相似 作用，主要应 用 于晶 圆级封 装和 2.5D/3D 封装等 技术。Wafer 作为 集成电 路的载体以及 RDL 和 TSV 的介 质 和载体，在 2.5D 封装中 用 于制作硅 基板、在 WLP 晶 圆级封装 中用于 承载晶圆。TSV 起着 Z 轴 电气延 伸 的作用，是 2.5D/3D 封装 技术实现 的主要 途径。从技 术推出时 间前后 及先进性程度 来看，排序为 Bump、RDL、Wafer、TSV。1.Bump 该技术使 用凸点(bump)代 替传统引 线，能 够增加 I/O 触点密度，缩短 传输距 离。不同于要 求焊盘 分布于芯片四 周的引 线键合 技术，面分布 的凸点 阵列允 许 I/O 触点分 布于芯 片中间，大 幅提高空 间利用 率和触点密度；利用 倒装技 术(FlipClip)和凸 点垂直 连接各 芯 片，也比 引线键 合的电 路距 离更短。6/37 2024 年 3 月 25 日 行业|深度|研 究报 告 凸块技术 主要分 为球栅 阵列 焊球(Ball-Grid-Array Solder Ball，BGAball，直径 0.25-0.76mm)；倒装凸点(Flip-Chip Solder Bump，FCBump)，也 被称为 可 控塌陷芯 片焊点(Controlled Callapse Chip Connection solder joint，C4solderjoint，直径 100-；微凸点(microbump，直 径可小 至）。连接凸点 时通常 利用热 压键 合技术(Thermal Compressive Bonding)熔化 焊球并 使 之冷却融 合，并 填入底部填充 剂提高 芯片机 械性 质。如今，微凸 块的直 径和 间距仍在 不断缩 小。混合键合 技术(Hybrid Bonding)能够解 决接点 间距(Pitch)缩小 时出现 的问题，进一 步提升接 点密度、提升连接效 率。当 接点间 距微 缩至 10 微米 左右 时，焊 锡 球尺寸过 小，容 易在加 热熔 化过程中 完全反 应变质，降低 导电性 能；植 球回 流过程中 两相邻 焊锡球 容易 碰触在一 起，导 致芯片 失效。混合键 合技术 通 过将芯片或 晶圆平 面上抛 光后 凹陷的 CuBump 进 行退火 处理，使 得 Cu 略微膨 胀，两平面完 全贴合，以无凸点(Bumpless)的方 式缩减 连接距离、提升 接点密 度、散热能力、信号 传输准 确度，从而降 低能耗、提升效率。相比微 凸点，混合 键合技术 能使 I/O 引脚 密度 增加 5-10 倍。当下，混合 键合技术 主要用 于晶圆级封装，在晶 圆制造 环节 即设计铜 触点连 接两片 晶圆，切割后 成为一 体化的 封装 模块。7/37 2024 年 3 月 25 日 行业|深度|研 究报 告 台积电、三星、英特尔 领衔 发展混合 键合技 术。当 前，台积电的 SoIC 技术、三星 的 X-Cube 技术、英特尔的 FoverosDirect 技术 均 运用了 铜对铜 直接键 合的 方式。使 用 SoIC 的 AMD 锐龙 75800X3D 游戏台式处理 器和锐 龙 7000X3D 卓越 游戏处 理器率 先实现 量产。8/37 2024 年 3 月 25 日 行业|深度|研 究报 告 2.RDL 重布线层 技术(RDL)。芯 片 的 I/O 触 点通常 分布在 边缘 或四周，直接进 行封装 会因 缺少引线 或引线 过于密集而导 致连接 受限。RDL 技术能够 将裸片 的触点 重新 布局到空 间较为 宽松的 芯片 中间，并 使得接 口处凸点面积 更大、数量更 多。当下的 RDL 技术能 够将线 距缩小至 1-的 范围。RDL 技术 使芯片 在封装 后支 持更多的 引脚，以增加 芯片 的算力、芯片间 的连接。该 优势广泛 体现在 晶圆级封装(Wafer Level Package)中。晶圆级 封装主 要分为 扇入型晶 圆级封 装(Fan-inWLP)和扇 出型晶 圆级封装(Fan-outWLP)，扇 入 型晶圆级 封装利 用 RDL 在 芯片原有 区域增 加了触 点，扇出型晶 圆级封 装则使用环氧塑 封材料 适当拓 展芯 片面积，同时利 用 RDL 进 行触点的 二维延 伸。RDL 技术 能够代 替中介 层，从而缩小 连接距 离，提 升传 输速率。该技术 能够在 垂直 堆叠封装 时直接 连接芯片和基 板，为 封装系 统缩 小减薄，提高集 成度。台积 电的 InFO(Integrated Fan-out)系列封装 技术即 9/37 2024 年 3 月 25 日 行业|深度|研 究报 告 体现了该 优势。与传统 的垂 直堆叠先 进封装 技术（如 PoP 等）不同，InFO 没有 使 用硅中介 层，而 是在最底层逻 辑芯片 上进行 了扇 出塑封，并利用 RDL 技术 在塑封区 域布局 上下连 通的 电路，以 连接上 层芯片和基板。该连 接方式 被称 为 TIV(Through-InFO-Via)。InFO 首用于 iPhone7，并助力台 积电收 获苹果 A10 芯片的 全部订 单。3.Wafer 晶圆是芯 片工艺 实现的 载体，用途广 泛，逐 渐向更 大尺 寸发展。晶圆是 集成电 路的 载体，在 晶圆上 可以进行光刻、刻蚀、气相 沉积、离子注 入、研 磨等多 种处 理工序，最终制 成集成 电路 芯片。早 先晶圆 尺寸为 6 英寸 到 8 英寸，现在 普 遍应用为 12 英 寸，未 来将 广泛应用 18 英 寸，晶 圆正 在向更大 尺寸发 展。随着晶圆的 尺寸变 大，先 进封 装技术更 先进，晶圆用 途也 更加广泛，可以 作为芯 片的 制作基底，也可 以在晶圆上制 作硅基 板实现 2.5D 封装，还可 以在晶 圆级封 装中承载 晶圆。与传统 封装 是先切割 晶圆再 各自封装不同 的是，晶圆级 封装 是先对整 片晶圆 进行封 装再 切割成小 的 芯片 颗粒，封装 面积与裸 片一致，可以提高封 装效率 并降低 封装 成本。同 时，晶 圆级封 装没 有引线、键合和 塑胶工 艺，连接线路 较短，可运用数组式 连接，具有封 装尺 寸小、高 传输速 度、高 密度 连接、生 产周期 短等优 点。10/37 2024 年 3 月 25 日 行业|深度|研 究报 告 4.TSV 为了缩小 传输距 离，人 们使 用堆叠芯 片的方 式进行 封装。硅通孔 技术通 过将芯 片的 焊点打穿，并在 通孔里填充金 属材料（主要 为铜），使芯 片与芯 片、芯 片与 基板实现 垂直互 连。比 起传 统的平铺 芯片或 者引线互连堆 叠芯片，利用 TSV 的 先进封 装能够 大幅缩 小 连接距离、提升 连接效 率。11/37 2024 年 3 月 25 日 行业|深度|研 究报 告 硅通孔技 术是实 现 2.5D 及 3D 封装 的关键 解决方 案。台积电的 CoWoS 封 装中采 用了大量 TSV 技术，其传输的 高速和 可靠性 使之 成为了 AI（如英 伟达 A100、H100，AMDMI300）等 高性能芯 片的主 流选择。1.随着物联 网、5G 通 信、人 工智能、大数据 等新技 术的 不断成熟，全球 集成电 路行 业进入新 一轮的 上升周期，全 球封测 市场规 模稳 步上升，根据 Yole 和集 微 咨询统计，2022 年 全球封 测市场规 模达到 815 亿美元，未 来仍然 保持稳 步上 升趋势，预计 2026 年达到 961 亿美元 规模。同时，随 着近年来 我国半 导体产业的快 速发展，为我 国封 装测试行 业的发 展提供 了强 劲动力。预计 2023 年中国 封测市场 规模达 到2807 亿元，未来 保持上 涨 趋势，预 计 2026 年市场 规 模增长至 3248.4 亿元。12/37 2024 年 3 月 25 日 行业|深度|研 究报 告 传统封装 基本由 OSTA 厂家 完成，先 进封装 Fab 厂 商深 度参与。传统封 装 IDM 厂 商较少涉 足，大 部分进行外包。先进 封装因 引入 bump、TSV、RDL、混合 键合等工 艺，需 要光刻、刻 蚀、薄膜 沉积、CMP等前道工 艺完成，故 Fab 厂 商开始介 入封装 领域。此外，Fab 厂商与 芯片设 计厂家 的联系也 更加紧 密。当前台积 电（Fab）、英特 尔（IDM）、AMD（芯片 设计）、三星（IDM）等 开 始主导先 进封装 产业的发展。台 积电是 先进封 装架 构提出的 先驱与 主力，AMD 为 Chiplet 先驱，传统封 测厂与 IDM 厂商均 有参 与 先 进 封 装 构 架 提 出。先 进 封 装 芯 片 设 计 研 发 厂 商 中，逻 辑 芯 片 厂 商 主 要 为 英 伟 达、AMD 和 高 通 等。存储芯片 厂商主 要为海 力士、三星和 美光。先进封 装芯 片代工厂 商主要 为 Fab 厂商 台积电、海力士、美光，OSTA 厂商日 月光、安 靠、长电 先进以 及 IDM 厂商 Intel 和 三星。如传 统封 装广泛应 用于各 大电子领域一般，先进 封装应 用也 广泛。不 过考虑 到先进 封装 的成本，先进封 装主要 应用 在 HPC、手机、汽车等对技术 要求更 高的领 域。2.传统封装 具有性 价比高、产 品通用性 强、使 用成本 低、应用领域 广的优 点。高 端消 费电子、人工智 能、数据中心 等快速 发展的 应用 领域大量 依赖先 进封装，先 进封装的 成长性 要显著 好于 传统封装。根据 Yole和集微咨 询数据，预计 2023 年全球 先进封 装市场 占比 为 48.8%，2026 年达到 50.2%。中 国先进 封装市场占比 较低，但仍有 较大 发展潜力，预计 2023 年中 国先进封 装市场 占比将 达到 39%。13/37 2024 年 3 月 25 日 行业|深度|研 究报 告 3.2.5D/3D 根据产品 工艺复 杂程度、封 装形式、封装技 术、封 装产 品所用材 料是否 处于行 业前 沿，先进 封装又 细分为倒装芯 片封装（Flip-Chip）、晶圆 片级芯 片规模 封装（WLCSP）、2.5D/3D 堆 叠封装（2.5D/3Dstacking）、扇 出型封装（Fan-out）和 嵌 入式基板 封装（ED）技术。根据 Yole 和集 微咨询数据，各 细分工 艺中倒 装芯 片封装占 比最大，2022 年 占比为 76.7%。先进 封装市 场规模总 体呈现 上升趋势，倒 装芯片 封装 2020-2026 年 CAGR 为 6%，嵌 入式基板 封装占 比 较小，但 CAGR 最 高，为 25%。其次是 2.5D/3D 堆 叠封装 CAGR 为 24%，扇出型 封装 CAGR 为 15%。14/37 2024 年 3 月 25 日 行业|深度|研 究报 告 1.从全球来 看，台 积电是 先进 封装的龙 头，目 前全球 AI 芯片龙头 英伟达、AMD 最 领先的 AI 芯片 都采用了台积电 的先进 封装解 决方 案。台积电推 出的 3DFabric，搭载了完 备的 3D 硅堆 栈（3DSiliconStacking）和先进 的封装技 术。3DFabric 是由 台积电 前端 3D 硅堆 栈技术 TSMCSoIC 系统整合 的芯片，由基 板晶 圆上封装（Chipon Waferon Substrate,CoWoS）与整合型 扇出（Integrated Fan-Out,InFO）的后 端 3D 导线 连接技 术所组成，能 够为 客户提 供整 合异 质小芯 片（Chiplet）的 弹性 解决方 案。该项技 术先 后被 用于赛 灵思的 FPGA、英伟达的 GPU 以及 AMD 的 CPU、GPU 等产 品。Intel 主 导的 2.5D 封装 技术 为 EMIB，使用多 个嵌入 式 包含多个 路由层 的桥接 芯片，同时内 嵌至封 装基板，达到 高效和 高密度 的封 装。由于 不再使 用 interposer 作为 中间介 质，可 以去掉 原有连接 至interposer 所需要的 TSV，以及 由于 interposer 尺寸所 带来的封 装尺寸 的限制，可 以获得更 好的灵 活性和更高的 集成度。相较 于 MCM 和 CoWoS 技 术，EMIB 技 术获得 更高的 集成度 和 制造良率。英特 尔对各种先进 封装产 品组合(如 Foveros、EMIB 和 Co-EMIB)的投资 是实施 公司新 领导 层所公布 的 IDM2.0战略的关 键。15/37 2024 年 3 月 25 日 行业|深度|研 究报 告 三星也在 积极投 资先进 的封 装技术，以满足 HPC 应用 在异质芯 片整合 的快速 发展。2020 年 8 月，三 星公布了 XCube3D 封装技 术。在芯片 互连方 面，使 用成 熟的硅通 孔 TSV 工艺。目 前 XCube 能把 SRAM芯片堆叠 在三星 生产的 7nmEUV 工艺的 逻辑芯 片上，在更易于 扩展 SRAM 容量 的同时也 缩短了 信号连接距离，提升了 数据传 输的 速度。此 后发布 的 I-Cube 可以将一 个或多 个逻辑 die 和多个 HBMdie 水平放置在硅 中介层，进行 异构 集成。日月光凭 借在 FOCoS 先进 封装技术 的布局，是目 前在 封测代工 厂中唯 一拥有 超高 密度扇出 解决方 案的供应商。日月光 的 FOCoS 提供了一 种用于 实现小 芯片 集成的硅 桥技术，称为 FOCoSB（桥），它利 用带有路由 层的微 小硅片 作为 小芯片之 间的封 装内互 连，例如图形 计算芯 片(GPU)和 高带宽内 存(HBM)。硅桥嵌入 在扇出 RDL 层中，是一种 可以不 使用硅 中介 层的 2.5D 封装方 案。与 使 用硅中介 层的 2.5D 封装相比，FOCoS-B 的优 势 在于只需 要将两 个小芯 片连 接在一起 的区域 使用硅 片，可大幅降 低成本。2.16/37 2024 年 3 月 25 日 行业|深度|研 究报 告 2022 年 全球 先进封 装厂商 主要以中 国台湾、中国 大陆、美国厂 商为主。芯思 想研 究院（ChipInsights）发布 2022 年全 球委外 封测（OSAT）榜 单，榜 单显示，2022 年委 外封测 整体营 收较 2021 年 增长9.82%，达到 3154 亿 元；其中前十 强的营 收达到 2459 亿元，较 2021 年 增长 10.44%。根据总部 所 在地 划分，前十 大委外封 测公司 中，中 国台 湾有五家（日月 光 ASE、力 成科技 PTI、京 元电子 KYEC、南茂 科技 ChipMOS、颀邦 Chipbond），市 占率为 39.36%，较 2021 年的 40.58%减少 1.22个百分点；中国 大陆有 四家（长电科 技 JCET、通富 微 电 TFMC、华天 科技 HUATIAN、智路 封测），市占率为 24.54%，较 2021 年 23.53%增加 1.01 个百分 点；美国 一家（安靠 Amkor），市 占率为14.08%，相较 2021 年的 13.44%增加 0.64 个百分 点。近年来，国内厂 商先进 封装 技术快速 发展，在全球 的市 场份额不 断提高，中国 大陆 先进封装 产值占 全球比例也不 断提升，由 2016 年的 10.9%增长至 2020 年的 14.8%，随着 我国封 测行 业的不断 发展，预计我国先进封 装产值 占全球 比重 有望进一 步提高，2022 年 达到 16.8%。国内先进 封装厂 中，长 电 科 技、通 富微 电、华 天 科技、甬 矽 电 子、盛 合精 微 等均有深入积累 和布局，部分龙头公 司在先 进封装 技术 上与海外 龙头技 术水平 已经 比较接近。17/37 2024 年 3 月 25 日 行业|深度|研 究报 告 1.先进封装 材料是 先进封 装产 业链核心 上游。先进封 装技 术的发展 离不开 封装材 料的 支撑，包 括生产 封装基板的 兴 森 科 技、崇 达技 术、深 南 电路 等厂商，生产 包 封材料的华海诚科、凯华材 料 等厂商，以 及生产芯片粘结 材料等 其他材 料的 联瑞新材 等厂商。下游客户 主要是 长 电 科 技、通 富微 电、华 天 科技 等封测厂商。先进封装 材料市 场结构 以封 装基板和 包封材 料为主。半 导体封装 材料可 以细分 为封 装基板、引线框 架、键合丝、包封材 料、陶 瓷封 装材料、芯片粘 结材料 和其 他封装材 料。据 SEMI 统计，传统的 封装材 料市场结构中 封装基 板占比 最高，为 40%，其次为 引线框 架 和键合线，占比 均为 15%，包封材料、陶瓷 封装材料、芯 片粘接 材料和 其他 材料占比 分别为 13.0%、11.0%、4.0%和 2.0%。先进封 装一般不 采用引 线框架和引线 键合的 方式进 行封 装，因而 对引线 框架和 键合 丝的需求 较小，以封装 基板 和包封材 料为主。18/37 2024 年 3 月 25 日 行业|深度|研 究报 告 除封装基 板和包 封材料 外，区别于传 统封装，先进 封装 过程中还 需要用 到的材 料有：1）底 部填 充 料（Underfill）：FC 封装的关 键材料，主要用于 芯片与 基板的 连接，分散芯 片表面 承载应力，缓 解芯片、焊料 和基 板三者热 膨胀系 数不匹 配产 生的内应 力，保 护焊球、提 高芯片抗 跌落与 热循环可靠性 等，产 品需要 具有 很好的流 动性、高可靠 性、低热膨胀 系数，对产品 的配 方及工艺 要求极 高。以环氧树 脂为主，添加 球型 硅微粉、固化剂 等进行 填充。2）聚 酰 亚 胺：在 WLP 封装过程中，RDL 和晶圆 表面 的钝化层 中介质 通常需 要光 敏绝缘材 料来制 造，传统聚酰 亚胺（Polyimide，PI）需 要配合 光刻胶 使用，采用 PSPI 工 艺流程 可大 幅简化，主流应 用为光敏聚酰亚 胺（Photo Sensitive Polyimide，PSPI）。3）光 刻 胶：应用场景与 PSPI 相似，主要 在光刻 工艺中 使用，除 RDL 外，在封装 基板、中 介转接 板（Interposer）、TSV、Bumping 中也有 应用，与晶 圆 制造过程 中使用 的光刻 胶不 同，封装 用光刻 胶分辨率一般 仅要求 为微米 级的 厚胶、紫 外光光 源、436nm 的 g 线与 365nm 的 i 线。19/37 2024 年 3 月 25 日 行业|深度|研 究报 告 4）抛 光 液和 抛 光垫：先进封装工艺 流程中，化学 机械 抛光（Chemical Mechanical Polishing，CMP）是 TSV 工艺中 的关键 流程，用到的 主要材 料为抛 光液 和抛光垫。TSV 工 艺中抛 光 液主要分 为两大 类：正面铜/阻 挡层的 抛光液 和 晶圆背面 的抛光 液。5）靶材：先进封装工艺流 程中，靶 材主要 用于 Bumping 工 艺中凸 点下金 属层（Under Bumping Metal，UBM）及 TSV 工艺 中电镀 种子层的 溅射，由于无 法直 接在绝缘 体或硅 材料上 进行 电镀，需 要先进 行种子层的溅 射，一 般种子 层材 料与电镀 材料均 为铜。由于 铜和二氧 化硅绝 缘层两 者之 间粘附性 较差，一般先沉积扩 散阻挡 层，采 用钛 及钛合金 或钽及 钽合金 材料。6）湿 电 子化 学 品：先进封装工艺中 主要采 用光刻 胶剥 离液作为 晶圆清 洗材料，在 光将光刻 胶剥 离。此外，在 TSV、Bumping 等 工艺流程 中还对 显影液、蚀 刻液、清 洗液等 湿电子 化学 品需求量 较大。除封装基 板和包 封材料 外，传统封装 和先进 封装过 程中 均需要用 到的材 料有：1）芯 片粘 接 材料（DieAttach）：用于粘接 芯片与 基 板的封装 材料，在先进 封装 工艺中主 要在芯 片堆叠、多芯 片粘接 和 FC 芯片 粘接等工 艺中，芯片堆 叠工 艺中导电 胶使用 较多，以下 的芯片 厚度情况下，一 般使用 DAF 膜（Die Attach Film）粘接。DAF 膜根据 解胶方 式的不 同又 有 Non-UV 膜（通 常称之为蓝 膜）和 UV 膜 之分。2）电镀液：目前传统封装 中，电镀 是主流 金属化 工艺 之一。在 先进封 装工艺 中，电镀主要 用于Bumping、RDL 和 TSV 工 艺中。TSV 工艺可 采用电 镀 和 CVD 两 种填充 方式，由 于先进封 装孔径 一般在 以上，因此适 合大直 径孔径的 电镀是 主流的 TSV 填充工 艺。TSV 工艺中 采用的电 镀材料 主要是 铜，Bumping 过 程中电 镀材料 主要是铜 和锡银。2.20/37 2024 年 3 月 25 日 行业|深度|研 究报 告 先进封装 下游应 用领域 广泛。在国际 半导体 龙头厂 商的 研发下，目前主 流的先 进封 装技术维 度逐渐 从2D 提升至 2.5D 和 3D，同 时系统的 功能密 度也得 到提 升，在手 机、5G、AI、可 穿戴设备、高端 服务器和高性能 计算等 领域得 到了 广泛应用，产品 的价值 量和 技术壁垒 相比于 传统封 装更 高。1 先进封装 相较于 传统封 装技 术能更好 地提升 芯片性 能和 生产效率，其应 用场景 不断 扩展。目 前各种 不同类型先进 封装技 术已广 泛应 用于人工 智能（AI）、高性 能运算（HPC）、5G、AR/VR 等领域，占整 体封测市场 的比重 也在不 断提 升。21/37 2024 年 3 月 25 日 行业|深度|研 究报 告 2 HPC 芯片下游 应用广 泛，先 进封 装由于其 技术先 进性与 高昂 的成本，目前优 先应用 于对 性能 要求 高或对 价格不敏感的高端领域。台积电是半导体芯片代工龙头，芯片制程行业领先，此外也是推动先进封装的先驱。台积电当 前收入 结构的 拆分 一定程度 上可以 表征先 进封 装的主要 应用下 游。2023 年，台积 电营收 拆分来看以 HPC（占比 43%）、Smart Phone（占比 38%）、loT（占比 8%）、Automotive（占比 6%）贡献为主。HPC 受大模 型 训练的驱 动，对 于 HBM 等 应用先进 封装的 存储需 求快 速攀升。高端手 机（如苹果）以 及正在 陆续面 世的 AI 手机 对于使 用先进 封装的 高阶芯片 的需求 量亦持 续水 涨船高。自动驾 驶未来将向 L4、L5 等高 阶方 向发展，对于算 力的需 求会 持续提升，有望 为先进 封装 提供新增 量。综 合来看 HPC、AI 手机、高阶 自 动驾驶对 芯片性 能要求 较高，未来将 成为先 进封装 主要 的需求驱 动。1.2028 172.1 22-28 CAGR 10%根据 Yole 预测，全球封 装 市场规模 将由 2022 年的 938 亿 美元增 至 2028 年的 1354 亿美元，其中 先进封装占比 将由 47.2%稳 步提 升至 58%。基于 此我们 提出 下列假设：1）全球先 进封装 资本开 支/先进封装 市场规 模为 31%。根据 Yole 的 2022 年先 进封 装营收前 九大半 导体厂 商 资 本 开 支 数 据，用 其 先 进 封 装 资 本 开 支 之 和/先 进 封 装 营 收 之 和 31%，作 为 先 进 封 装 资 本 开 支 占 比。2）设 备投入 在资本 开支中 占比为 70%。22/37 2024 年 3 月 25 日 行业|深度|研 究报 告 2.2025 285.4 21-25 CAGR 24.1%设备国产 化率仅 10%（2021 年）。根据 Yole 预测，中 国大陆市 场规模 将由 2021 年的 2660 亿 元增至2025 年的 3552 亿 元，其 中 先进封装 占比将 由 37%稳步 提升至 41%。根据 MIRDATABANK 数 据，2021 年国内 先进封 装设备 国产化率 仅 10%。基 于此我 们提出下 列假设：1）中国大 陆先进 封装资 本 开支/先进 封装市 场规模：根据 Yole 的 2021 年先 进封 装营收前 九大半 导体厂商资本开 支数据，中国 大陆 先进封装 企业资 本开支 之和/先进封装 营收之 和为 17.5%，考虑到 该值与 全球的 31%有较大差 距，预 测国 内先进封 装资本 开支占 比将 会稳步提 升。2）设 备投入 在资本开 支中占 比为70%。3.1）中国大 陆先进 封装资 本 开支/先进 封装市 场规模：根据 Yole 的 2021 年先 进封 装营收前 九大半 导体厂商资本开 支数据，中 国 大陆 先进封装 企业资 本开支 之和/先进封装 营收之 和为 17.5%，考虑到 该值与 全球的 31%有较大差 距，预 测国 内先进封 装资本 开支占 比将 会稳步提 升。2）设 备投入 在资本开 支中占 比为70%。23/37 2024 年 3 月 25 日 行业|深度|研 究报 告 全 球 光 刻机 市 场规 模 平稳 增长，呈 现寡 头 垄断 格 局。先进封装新 工艺中 凸点制 作、RDL 制备 以及 TSV钻孔等步 骤均涉 及光刻 机的 使用，根 据 SEMI 数 据显示，2020 年 全球半 光刻机 市 场规模达 到约 170.9亿美元。预测 2023 年全球 光刻机市 场规模 将增至 271.3 亿美元，2024 年增至 295.7 亿美 元。光 刻机市场呈现寡 头垄断 格局，前三 供应商 ASML、Canon、Nikon 占 据绝大 多数 市场份 额，其中，ASML 市场份额占比 82.1%，Canon 市 场份额占 比 10.2%，Nikon 市场份额 占比 7.7%。国内 来看，涉 足光刻 机的包括上海微 电子和 芯碁微 装（直写光刻 机）。刻 蚀 设 备增 长 强劲，市场 份额 集 中。刻蚀设备是的重要 性仅次于 光刻机，先进 封装 新工艺中 RDL 刻蚀去除多余 UBM 以及 TSV 钻 孔等步骤 也需要 使用刻 蚀设 备。从市 场规模 来看，2013-2019 年，刻 蚀设备市场规模 不断增 长。2019 年，全球 刻蚀设 备市场 规模 约为 115 亿元，2013-2019 年市场规 模平均 增 长率接近 20%。预计 未来刻 蚀设 备市场规 模增长 率会逐 渐放 缓，到 2025 年实现 155 亿 美元。全 球刻蚀 设备市场呈现 高度垄 断格局，泛 林半导体、东京 电子、应用 材料占据 主要市 场份额。泛 林半导体、东京 电子和应用材 料刻蚀 机领域 整体 市场份额 约为 90%，其中 泛 林半导体 独占 52%的市 场份 额，Nikon 与Canon 分别占据 20%和 19%的市场份 额。国 内厂 商中，中微公 司、北 方华创 等企 业在刻蚀 机领域 具有较强的竞 争力，成为国 内刻 蚀机行业 的领军 企业。24/37 2024 年 3 月 25 日 行业|深度|研 究报 告 薄 膜 沉 积设 备 市场 规 模稳 定增 长，全球 市 场份 额 高度 集中。先进封装 工艺中 凸点下 金属化和 TSV 电镀前沉积种子层等步骤涉及薄膜沉积设备。薄膜沉积设备主要负责各个步骤当中的介质层与金属层的沉积，包括 CVD（化学气 相沉积）设备、PVD（物理 气相沉 积）设备/电镀设 备和 ALD（原子层 沉积）设备。2017-2021 年 全球薄 膜沉积 设备市场 规模由 125 亿 美元 增长至 190 亿美元，CAGR 为 11.04%。Gartner预测，2021-2025 年 全球薄 膜沉积设 备市场 规模将 以 15.66%的 年均复 合增速 增长，至 2025 年达 340亿美元。从全球 市场份 额来 看，薄膜 沉积设 备行业 呈现 出高度垄 断的竞 争局面，行 业基本由 应用材 料、ASMI、泛林 半导体、TEL 等国际巨 头垄断。2019 年，ALD 设备龙头 TEL 和 ASM 分别 占据了 31%和29%的 市场份 额，剩下 40%的份额由 其他厂 商占据；而 应用材料 则基本 垄断了 PVD 市场，占 85%的比重，处于 绝对龙 头地位；在 CVD 市场 中，应用材 料全球 占比约为 30%，连同 泛林半 导体的 21%和 TEL的 19%，三 大厂商 占据 了全 球 70%的 市场份 额。国 内薄 膜沉积设 备厂商 主要有 北方 华创科技、拓荆 科技、微导纳米 等，国 产化替 代空 间大。25/37 2024 年 3 月 25 日 行业|深度|研 究报 告 涂 胶 显 影设 备 市场 稳 步增 长，全 球 市场 呈 巨头 垄 断格 局。先进封装工 艺中凸 点下金 属化和 RDL 电路图形成等步 骤会使 用到涂 胶显 影设备。从市场 规模来 看，2019-2022 年 全球前 道涂胶 显影设备 市场规 模由17.85 亿美元 增长到 25.12 亿美元，CAGR 为 12.06%，后道设 备亦存 在一定 增量。华经产业 研究院 预测，2023 年前道 设备市 场规模 为 24.76 亿 美元，整体保 持稳定。全球涂 胶显影 设备市场高度 集中，东京电 子（TEL）一家 独大。2019 年东 京电子市 场分额 约为 87%，其他厂商 包括迪 恩士（DNS）、苏斯微（SUSS）、亿力鑫（ELS）等市 场份额合 计约 13%。国 内厂 商中，芯 源微是 全国唯一一家 前道涂 胶显影 设备 供应商。全球 CMP 设 备 市 场 规 模 迅速 回 升，呈 现 双头 垄 断格 局。先进封装
展开阅读全文