2018-2019国产半导体全产业链发展分析报告.pptx

,2018-2019国产半导体全产业链发展分析报告,2018年9月16日,目录,1234, 半导体行业：全球景气度持续上行 半导体制造：前景发展广阔，国产替代加速发展 IC制造拉动产业链上下游快速增长 推荐标的,半导体产业作为电子元器件产业中最重要的组成部分，根据不同的产品分类主要包括分立器件、集成电路、其他器件等。电子元器件产业细分行业,半导体行业综述,半导体行业全球市场,半导体行业总体景气度较高。2017年，受,全球半导体市场概况,全球半导体市场概况,2010-2021年全球半导体产业收入,存储器涨价影响和物联网需求推动，全球半导体收入约4122亿美元，同比增长21.62%。2018年全球半导体收入将达到4500亿美元，较2017年增7.7，实现连续3年稳步增长市场规模巨大 景气度提升WSTS，全球半导体行业规模1994年突破1000亿美元，2000年突破2000亿美元，2010年将近3000亿美元，2015年达到3363亿美元，全球半导体行业已形成庞大产业规模。其中，1976-2000年复合增速达到17%，2000以后增速开始放缓，2001-2008年复合增速为9%WSTS：全球半导体销售额连续15个月增20%以上,各大行业协会和市调机构对行业发展表示乐观：WSTS、Gartner、IHS、ICInsights 等机构均预测2018年全球半导体市场的增长率在7.6%14%，总额可达5091亿美元，再创历史新高，增长动力包括DRAM、MCU、MOSFET、硅片等，因下游需求旺盛，不少产品量价齐升。WSTS在今年5月上修预测，认为全球半导,半导体行业协会SIA：2018年Q2全球销售额达1179亿美元，环比增6%；同比增20.5%；H1达2393.5亿美元，同比增20.4%。从地区上，中国、美洲、欧洲、日本和亚太以及所有其他地区分别增30.7%、26.7%、15.9%、14.0%和8.6%,半导体市场持续景气,半导体市场持续景气,半导体行业持续高景气,WSTS2018年初预测2018年全球半导体市场,体市场将在2018和2019年达到4630和4840亿美元，同比增长率分别为12.4%和4.54%。中国行业销售规模增速高于全球增速,集成电路为半导体的核心WTST于5月预测，在2018年所有地区市场和主要子分类的市场都将增长，增长率最高的子分类依然为存储(增长率 26.5%)，紧随其后的是模拟电路(增长率 9.5%)。2019年，增长速度最快的将会是传感器，其次是光电元件和模拟电路。,集成电路各环节分类,集成电路各环节分类,集成电路作为半导体产业的核心，市场份额达83%，由于其技术复杂性，产业结构高度专业化。随着产业规模的迅速扩张，产业竞争加剧，分工模式进一步细化。目前市场产业链为IC设计、IC制造和IC封装测试。在核心环节中，IC设计处于产业链上游，IC制造为中游环节，IC封装为下游环节集成电路产业链,集成电路产业链,集成电路各环节分类全球半导体产业链收入构成占比图SEMI：全球设计行业增速带动半导体行业,集成电路产业链,IC设计流程图20122017全球IC设计营收,2017全球十大IC设计公司排名（营业额 $M）,全球集成电路产业的产业转移，由封装测试环节转移到制造环节，产业链里的每个环节由此而分工明确由原来的IDM为主逐渐转变为,Fabless+Foundry+OSAT集成电路产业垂直分工模式演变历程,国内IC设计长足进步,IC设计流程图,集成电路产业链,国内IC设计在全球市场立足,集成电路各环节分类,国内公司设计水平仍有较大差距,集成电路产业链,根据市场调研机构IC Insights统计，2017年芯片设计公司占全球集成电路总销售额,的27%，与2007年的18%相比，同比增长9%。IC设计市场份额：大陆地区在2010年占据5%的市场份额，在2017年达11%。 下,图显示的是，在2017年，已经有10家公,司进入前50大IC设计公司榜单，在2009年名单中只有一家大陆公司。大陆设计公司国际影响力提升,DIGITIMES Research预测，2018年中国集成电路设计业营收额（产值）可望达到375亿美元（约合人民币2401.87亿元）左右，同比增长26.20%。,2017年，紫光集团的销售额为21亿美元，是大陆最大的IC设计公司，全球排名第九。但需要注意的是，如果不计海思（超过90%销售额来自母公司华为）、中兴和大唐的内部供应，大陆IC设计公司市场份额将下降到6%左右2017年中国IC设计企业数量为1380家，全球占14.5%，但从营收规模看，1380家中营收超过1亿美元的企业数量仅占2%3%，营收超过1亿人民币的企业也只有近200家，,晶圆制造流程,集成电路产业链,集成电路产业链,半导体封装封装是集成电路产业链必不可少的环节，位于整个产业链的下游环节。在整个产业链中，封装是指通过测试的晶圆进行划片、装片、键合、塑封、,电镀、切筋成型等一系列加工工序而得到的具有一定功能的集成电路产品的过程,封装就是给芯片穿上“衣服”，保护,芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，标准规格化以及便于将芯片的I/O端口连接到部件级（系统级）的印刷电路板（PCB）、玻璃基板等，以实现电气连,接，确保电路正常工作封装技术的好坏直接影响到芯片自身性能的发挥与之连接的PCB的设计与制,造，衡量一个芯片封装技术的先进与否的重要指标是芯片面积与封装面积之比，越接近1越好,集成电路产业链客户,IC 组装,IC 封装,IC 制造,IC 设计,IC 测试,背面减薄,晶圆切割,贴片,引线键合,模型,切筋成型,一般测试业务主要集中在封装企业中，所以封装也与测试也通常俗称为封装测试业。全球IDM本身承担的半导体封装测试产值受半导体产业景气度影响较大，而封装测试代工呈现平稳增长的态势。根据Gartner的估值，2018年全球半导体封装测试的营业收入规模为553.1亿美元，比2017年增3.9%根据Gartner的统计和预测，2018年全球半导体封装测试代工业的营业收入为331.43亿美元，较17年增6.3%近年来，收到移动智能终端基带芯片、应用处理器、无线通信芯片等产品的发展推动，对高端先进封装市场需求水涨船高。其中，扇出型晶圆代工级先进封装（Fan-out-WLP)最受青睐，据TechSearch预估， Fan-out WLP的市场规模在2018年达到19亿颗，在2020年达到25亿美元产值,2010-2020年全球半导体封测业市场的营收规模2014-2018年全球半导体封测代工业的营收规模,全球半导体封测市场概况,全球半导体封测市场概况,集成电路产业链,我国半导体先进封装概况,集成电路产业链,我国半导体先进封装技术入选2014年中国半导体创新产品和技术的先进封装技术指纹识别模块IC的双面洗桶机封装技术多圈AAQFN封装技术IPM封装技术产品六小卡封装技术果冻豆微型封装产品入选2015年中国半导体创新产品和技术的先进封装技术2.5D TSV 硅转接板制造及系统集成技术焊盘通孔全填充的12英寸图像传感器芯片 WLCSP封装技术12英寸硅通孔晶圆级芯片尺寸封装技术超小超薄芯片高可靠性1006/0603封装技术12英寸28nm晶圆级先进封装测试制程,目录,1234, 半导体行业：全球景气度持续上行 半导体制造：前景发展广阔，国产替代加速发展 IC制造拉动产业链上下游快速增长 推荐标的,据TrendForce，中国高资本支出的晶,圆厂建设，将使得产业竞争升温，同时带动产能扩增,目前大陆8寸以上晶圆厂40座，其中在建16座，18年更多进入量产，整体产,值有望迅速提升,2018年产值可达1767亿元，年增长率为27.12%,IC制造市场概况,国内市场规模及增速20122018中国晶圆制造业产值及增长率,排名12345678,地区台湾美国台湾韩国中国台湾中国以色列-,公司台积电格芯联电三星中芯力晶华虹半导体TowerJazz其他合计,2017年营收(亿美元)321.6360.648.984631.0114.9813.9513.8872.07623.1,全球市场规模及增速2017年全球晶圆厂营收（IDM和Foundry）,据拓墣产研院研究报道，2017年全球Foundry总产值为573亿美元，较2016,年产值535亿美元成长7.1%；全球晶圆代工产值将连续5年成长率高于5%。,2018H1全球晶圆代工总产值年增率为,7.7%，预估产值达290.6亿美元,制造过程中对应设备和材料,IC制造工艺流程,IC制造工艺流程在IC制造过程中，主要工艺包括扩散(Thermal Process)、光刻(Photolithography)、刻蚀 (Etch)、离子注入(Ion Implant)、薄膜生长(Dielectric Deposition)、抛光(CMP)、金属化(Metallization)7个主要工艺。这些主要工艺又可细分为具体工艺。,双极集成电路工艺流程,CMOS集成电路工艺流程,IC制造工艺流程,即互补MOS技术，利用nMOST和pMOST的栅极工作电压极性相反的特性，将两者制作在同一个芯片上，构成CMOS电路可以将CMOS反相器当作电压控制的单刀双掷开关，以保持总有一个晶体管静止，电源和地之间的电流小，电路的功耗因此也小。这种设计灵活、抗干扰能力强，单一工作电源，输入阻抗高，适合于大规模集成等特点：（1）初始材料准备，一般采用100晶向的硅片（2）形成n阱（3）形成p阱（4）形成场隔离区（5）形成多晶硅栅（6）形成n管源漏区（7）形成p管源漏区（8）形成接触孔（9）形成第一层金属（10）形成穿通接触孔（11）形成第二层金属（12）合金,（13）形成钝化层（14）测试、封装，完成集成电路的制造工艺,主要应用领域是模拟和超高速集成电路。集成电路中晶体管的所有电极都必须制作在芯片的表面，而且晶体管之间必须在电学上互相隔离。目前一般采用厚场氧化层隔离方法和沟壑隔离方法，适应了现代集成电路集成密度高、可以进行按比例缩小的要求。以厚氧化层隔离技术制造的npn晶体管为例，制造流程如下：（1）选取p型轻掺杂硅片为原料；（2）制作埋层，以减小集电极串联电阻；（3）生长n型外延层；（4）生成横向氧化物隔离区；（5）形成基区；（6）形成接触孔；（7）形成基极接触；（8）形成发射区和集电极接触；（9）金属化；（10）合金；（11）形成钝化层；（12）测试、封装，完成集成电路的制造工艺,光刻,IC制造工艺流程,根据曝光方式的不同，可以分为接触式光刻、接近式光刻和投影式光刻，他们对分辨率和掩膜版的损伤的各有取舍。对于接触式光刻，涂有光刻胶的硅,片与掩膜版直接接触，因此分辨率较高，但在接触和对准时，硅片上的灰尘会对掩膜版造成损伤；接近式光刻由于掩膜版和光刻胶之间的间隙，产生衍射，降低分辨率；投影式光刻的曝光利用透镜或反射镜将掩膜版上的图形投影到衬底，可以完全避免对掩膜版的损伤。通过每次只曝光小部分硅片、扫描和分布重复的方法完成整个硅片的曝光，从而得到最小至0.1微米线宽的图形,而如今在亚0.1微米加工技术中，甚远紫外线EUV、电子束分布投影光刻stepper、软X射线和粒子束光刻技术具有发展前景：EUV在分步投影光刻技术的基础上，只采用波长更短的远紫外线作为曝光光源，通过准分子激光光刻出细线条；此外还可以通过激光电子束将电路设计图写在光掩模版上,在整个光刻过程中，通过曝光和选择腐蚀等步骤，将掩膜版上的设计图形转移到硅片上首先，在硅片表面上形成一层胶膜；并进行前烘，使得光刻胶成为牢固附着在硅片上的一层固态薄膜；经过曝光后，采用特定的溶剂对光刻胶进行显影，使部分区域的光刻胶溶解掉；由此将掩膜版上的图形转移到光刻胶上；经过坚膜（后烘）和后续的刻蚀等工艺，将光刻胶上的图形转移到硅片上，最后去胶,光刻胶是光敏化合物、基体树脂和有机溶剂等成分混合而成的胶状液体。当光刻胶受到特定波长光线辐照后，光敏化合物发生化学反应，使光刻胶在特定溶液中的溶解特性发生改变，即若在曝光前可溶而后不可溶，称该种光刻胶为负胶，反之为正胶在任何一种集成电路的制造工艺中，需要进行多次光刻，,且每次光刻的图形并非相互独立，而存在密切的套准联系,不同类型的光刻胶具有不同的分辨率和感光灵敏度等特性，通常正胶的分辨率高于负胶，所以超大规模的集成电路工艺中，通常只用正胶,刻蚀,IC制造工艺流程,目的是把经曝光、显影后的光刻胶微图形转移到硅片上，即将未被光刻胶遮掩的部分通过选择性腐蚀去掉。刻蚀方法分干法刻蚀和湿法刻蚀。干法刻蚀是以等离子体进行薄膜刻蚀的技术，一般借助等离子中产生的离子轰击刻蚀区（如溅射、离子束刻蚀等），在该区域内，各个方向的刻蚀速度不同，即异性刻蚀技术；湿法刻蚀是将被刻蚀材料浸泡在腐蚀液内进行腐蚀的技术，利用化学反应过程去除待刻蚀区域的薄膜材料，即同性刻蚀技术。湿法刻蚀选择性、重复性好、生产效率高、设备简单、成本低，但钻蚀严重、对图形的控制性差；干法刻蚀保证细小图形转移后的保真性，但造价高；,刻蚀,随着集成电路特征尺寸的缩小，满足超大规模集成电路工艺的要求，提高刻蚀的各向异性度，干法刻蚀已经成为广泛采用的标准工艺。种类可分为：1）溅射与离子束铣蚀：通过高能的（大于500V，压强小于10Pa）惰性气体离子的物理袭击作用进行刻蚀，具有高度各向异性度，但选择性较差。2）等离子刻蚀，利用放电产生的游离基与材料发生化学反应（压强大于10Pa），形成挥发性产物，而实现刻蚀，选择性好，对衬底的损伤度小，但各向异性度差，不适合细线条刻蚀。3）反应离子刻蚀，通过活性离子对衬底进行物,理袭击和化学反应的双重作用进行刻蚀。同时具有溅射刻蚀和等离子刻蚀两者的优点，应用广泛，在CMOS工艺中，多晶硅栅、接触孔、金属连线等均采用。,掺杂扩散,IC制造工艺流程,掺杂是指将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成pc结、电阻、欧姆接触等各种目的。扩散方法适用于结较深（大于0.3微米）、线条较粗（大于3微米）的器件；离子注入方法适用于浅结与细线。扩散工艺包括：在恒定表面浓度下的预淀积和在杂质总量不变情况下的再分布；预淀积将一定数量的杂质引入硅晶片表面，通过再分布决定最终的结深和杂质分布。常见的扩散方法包括固态源、液态源和气态源扩散等1）固态源扩散，杂质的氧化物或其他化合物，如B2O3、P2O5等。杂质源与硅晶片相隔一定距离方于石英管内，通过氮气将杂质源蒸汽输运到硅晶片表面，便于在高温下二者发生化学反应；2）液态源扩散，携带气体通过含有杂质的液态杂质源，通过高温扩散炉，生成杂质原子扩散进入硅中；3）气态源扩散，气态杂质源（杂质的氢化物或卤化物）和稀释气体一同输入扩散炉管内，气态杂质源一般先在硅表面进行化学反应生成掺杂氧化层，杂质再由氧化层向硅中扩散。液态源扩散示意图,离子注入：将具有高能量的带电杂志离子射入半导体衬底中，掺杂深度由注入杂质离子的能量、质量决定，掺杂浓度由注入杂质离子的剂量决定。该技术的主要特点有：1）通过质量分析器选取出来的离子，纯度高、能量单一，保证掺杂纯度不受杂质源纯度影响；2）掺杂的均匀性好；3）离子注入一般在较低温（低于600 ）下进行。因此二氧化硅、氧化硅、光刻胶等都可以作为离子注入掺杂的掩蔽膜，工艺的灵活性更高；4）离子注入的深度由注入离子的能量和质量决定，可以得到精确的结深；注入的剂量可以精确控制，重复性高；原理：高能离子射入靶（衬底）后，或远离晶轴方向运动，或沿晶轴方向运动，不断与衬底中的原子核以及核外电子碰撞，能量逐渐损失之至停止，随机布局且不局限在晶格上，因而没有电活性。离子注入系统原理图,掺杂离子注入,沉积，专指薄膜形成的过程中，并不消耗硅晶圆片或衬底材质本身。薄膜沉淀工艺涵盖了晶圆片表面上部分的所有层的制备和产生，目前为PVD和CVD两个主要方向。金属的沉积技术通常属于PVD，而半导体层和绝缘层的淀积工艺通常属于CVDPVD利用物理过程，如蒸发或溅射过程来实现物质的转移，即将原子或分子由源转移到衬底表面，从而淀积形成薄膜。真空蒸发发生在真空室中，将所需蒸发的金属加热到高温，使得原子或分子获得足够高的热量，直至其脱离束缚而蒸发到真空中，从而沉积在硅晶片表面形成金属薄膜；溅射法利用带电荷的离子在电场中加速具有动能的特点，将离子引向被淀积的薄膜材料，轰击被溅射物质使其原子或分子逸出。较蒸发法，溅射法可实现大面积金属膜层的均匀淀积、膜层的厚度,可控性好等。,CVD将含有构成薄膜元素的气态反应剂引入反应室，在晶圆表面发生化学反应从而生成所需的固态薄膜并淀积在其表面。CVD膜有掺杂和不掺杂的SiO2、多晶硅、非晶硅、氮化硅等，结构为单晶、多晶或非晶态，常用的CVD方法为常压、低压和等离子增强化学气相淀积。,薄膜淀积,IC制造工艺流程,需要在晶圆片的表面上生长数层材质不同、厚度不同的膜层，包括导电膜层和绝缘膜层。制作方法可以分为物理方法和化学方法，常见技术包括热氧化法、物理气相淀积（PVD）和化学气相淀积（CVD）热氧法的氧化反应发生在硅与二氧化硅交界面，接触到的杂质少，生成的二氧化硅膜质量较高，较为常用。晶圆片与含氧物质（氧气、水等）在高温下进行反应生成二氧化硅膜的方法。干氧氧化采用纯氧作为氧化剂，生长的氧化膜表面干燥、结构致密，光刻时与光刻胶基础良好，但氧化速度慢；湿氧氧化的氧化机是高纯水的氧气，含有水气，氧化速度较快，但生成的氧化膜质量不高。所以在实际生产时，通常采用干-湿-干相结合的氧化法。影响硅表面氧化速度的三个关键因素为：温度、氧化剂的有效性和硅层的表面势。,干氧氧化装置示意图,薄膜淀积,薄膜淀积,IC制造工艺流程,常压化学气相淀积APCVD，该系统的压强约为一个大气压，为气相外延单晶硅所采用；低压化学气相淀积LPCVD，采用三温区队石英管加热，气体由一端引入，另一端抽出，垂直插在石英舟上的半导体晶片均匀淀积薄膜；等离子增强化学气相淀积PECVD，在原系统基础上增加等离子体的热量。,单晶硅的化学气相淀积（外延），生长有外延层的晶体片叫做外延片。常用的外延技术主要包括气相、液相和分子束外延等，其中气相外延利用硅的气态或液态化合物的蒸汽在衬底表面进行化学反应生成CVD单晶硅；液相外延则由液相直接在衬底表面生长外延层；分子束外延MBE则在超高真空条件下，,由一种或几种原子或分子束蒸发到衬底表面上形成外延层。,二氧化硅的化学气相淀积，CVD氧化硅薄膜可作为金属化是的介质层，还可以作为离子注入或扩散的掩蔽膜，甚至将掺磷、硼或砷的氧化物用作扩散源；不同的反应温度会有不同的CVD方法制备氧化层，分别为：低温CVD氧化层、中等温度淀积和高温淀积利用多晶硅替代金属铝作为MOS器件的栅极是MOS集,成电路技术的重大突破，性能提升，实现源漏区自对准离子注入，大大提高了集成度APCVD系统LPCVD系统,薄膜淀积,化学机械研磨，即CMP，使用化学腐蚀及机械力对加工过程中的硅晶圆或其他衬底材料进行平坦化处理。在机械抛光的基础上，根据所要抛光的表面加入相应的化学添加剂从而达到增强抛光和选择性抛光的效果。使用具有研磨性和腐蚀性的磨料，并配合使用抛光垫和支撑环。将抛光垫和硅片同时被珂轰动的抛光头压在一起，通过塑料的支撑环保持硅片位置。将硅片和抛光垫同时以相反的方向转动，并保持彼此中心不重合的状态，通过此除去硅片表面的材料和不规则结构，达到平坦化。平面化后的硅片使得干式刻蚀中的图样更易成型，并且平滑的硅片使得金属图像可以更小，提高了集成度。,金属化工艺就是在制备好的元器件表面淀积金属薄膜，并进行细微加工，利用光刻和刻蚀工艺刻出金属互联线，然后将硅片上的各个元器件连接起来形成一个完成电路系统，提供与外电路连接节点的工艺过程。金属积淀需要考虑如何将金属材料转移到硅片表面，并在硅片表面形成具有良好台阶覆盖能力、均匀高质量薄膜。最常用的方法是蒸发和溅射，属于PVD技术，少数金属可以采用CVD方法，如W、Mo等。金属材料需满足：具有高导电率和纯度；与下层衬底（二氧化硅氮化硅）有良好粘附性；与半导体材料连接时有接触电阻低；能够淀积出均匀的薄膜以便于,填充通孔；易于光刻和刻蚀，制备精细图形；耐腐蚀性高；具有长期稳定性。目前铜互连技术取代铝互连,技术。,磁控溅射式目前广泛采用的形成方法,CMP抛光,金属化,IC制造工艺流程,IC制造全球市场竞争格局,全球市场竞争格局,IC制造产业集中度高,大陆市场竞争格局,排名 企业,1 台积电2 格芯3 联电4 三星5 中芯6 高塔半导体7 力晶8 世界先进9 华虹半导体10 X-Fab,14,5672,5852,4402,2131,544675492395381287,16,3082,6052,5972,1641,728648625454433301,56.10%9.00%8.90%7.40%5.90%2.20%2.20%1.60%1.50%1.00%,12.00%0.80%6.40%-2.20%11.90%-4.00%27.10%15.10%13.50%4.60%,本统计涵盖的IDM业者仅为三星与力晶，表内为对其晶圆代工收入的估计值,2018年上半年全球前十大晶圆代工厂排名(单位：百万美元)2017年H1营收 2018年H1营收(E) 2018年H1市占率 2018年H1营收年增率,排名,三星（中国）中芯国际SK海力士（中国）华润微电子华虹宏力英特尔（大连）台积电（中国）华力微电子西安微电子技术研究院和舰科技（苏州）,12345678910总计,237.5202.2122.756.750.245.839.630.32517.5827.5,国内十大IC制造厂公司 2016年销售额（亿元）,全球市场竞争格局,前八大晶圆制造厂营 资料来源：比达 ，安信证券研究中心整理,收占 ICInsight 88%,全球8、12寸产线占比,工艺尺寸对应月产能占比(按地域分),工艺持续进步，大陆地区产能快速增长,工艺尺寸趋小 晶圆尺寸见涨,据统计，现有和在建的全球晶圆生产产线约564条。其中北美和中国现有产线超90条。20092017 年间，全球共有 92 座晶圆厂关闭或改变用途，日本、北美、欧洲和亚太地区分别关停34、30、17和11座2017年中国大陆晶圆厂建厂支出超 40 亿美元，占全球 70%。SEMI预测20172020年全球将有62座新的晶圆厂投入营运，其中7座是研发用的晶圆厂，而其他晶圆厂均是量产型厂房。中国大陆20172020年将有26座新的晶圆厂投入营运，占比达42%。资料来源：中芯国际,由不同尺寸晶圆产能看中国差距,对比国外制造 我国尚处弱势,据前瞻产业研究院，目前我国12寸晶圆厂的投产情况来看，产能最大的是SK海力士，达17万片/月；其次是三星，月产能为1217万片；中芯国际三个厂合计产能为10万片/月。2017年底合肥晶合12英寸晶圆厂正式量产，根据规划，其全部达产后产能可,达到8万片/月。,先进制程方面对比台积电，中芯国际,的制程较为落后。台积电的成熟工艺占总产能的比重为 55%，而中芯国际则高达 86%。对比 2016 年产能，台积电的总产能是中芯国际总产能的 5 倍，而成熟工艺方面，台积电产能是中芯国际的 3.5 倍。,对比国外制造 我国尚处弱势,进出口严重失衡中芯国际vs台积电,国内外IC制造行业对比,数据来源：IC Insights,mm,150mm,200mm,300mm,450mm,当价格保持不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。全球企业不断投入巨资研究先进制程，主要体现在半导体元件的线宽：即更高的集成度和更强的性能先进的制程工艺从几十微米到如今的7nm，基本每隔两三年更新一代,2001,全球6大IC晶圆厂制程演进情况,IC晶圆厂,2011,2012,2013,2014,2015 2016,2017 2018E,2019E 2020E,TSMC 100,28nm,20nm 16nm,10nm 7nm,5nm,Intel,22nm,14nm,10nm,7nm,28nm,5nm,SamsungGlobal Foundries,28nm,20nm 14nm20nm 14nm,10nm10nm,7nm7nm,28nm,14nm,UMCSMIC,28nm,14nm,1990,?,2016年300mm(12寸)晶圆产值全球比,重达63.3%，预计2021年可达71.2%,等价于预计五年内,以硅片面积计算的年复合平均增长率(CAGR)将达到8.1%同时，200mm(8寸)晶圆复合平均增长,率(CAGR)将达1.1%300mm是大趋势 但200mm仍有生存空间,制造工艺持续进步,摩尔定律：扩容与缩小线宽并行,晶圆尺寸及相应产能对比,制造工艺持续进步,摩尔定律与微处理器的五十年发展历程,一方面，由于IC制造过程中使用的光刻技术相对于摩尔定律显得相对滞后，IC业界给予厚望的光刻设备也在紧锣密鼓的研发中，技术成熟度尚达不到量产的水平，使得IC 制造成本在晶圆节点不断缩小的情况下，成本呈现指数增长。另一方面，2017年苹果A11/A10X、高通骁龙835、三星Exynos 8895、华为Kirin970 和联发科Helio X30蓄势待发，晶圆节点发展到10nm量产的阶段，已经非常接近 FinFET制程的物理极限5nm，也即即便EUV光刻设备可以量产使用，也无法改变摩尔 定律即将失效的趋势。,在生产在研究,在发展预想,制造工艺持续进步晶圆节点路线图目前状态,Node x # of layers,摩尔定律走向极限,制造工艺持续进步,仅靠扩大芯片面积、缩小线宽尺寸得到的传统平面结构和材料不能满足当前要求缩小特征尺寸难度越来越大，投入成本越来越高：从70年代的几千万美元，到如今三星、英特尔和台积电投资的7纳米生产厂，投资额均已超二百亿美,元,摩尔定律走向极限 进入后摩尔时代,摩尔定律已死？,联电宣布放弃12nm以下制程；格芯官方宣布搁置7纳米FinFET项目，重心转移14/12nmFinFET衍生产品和其他差异化产品英特尔将战略改为“制造-架构-优化”，多次推迟10nm芯片量产时间,后摩尔时代的特点特征一：特征尺寸仅为名义上的等比缩小，性能提升成为关键：优化晶体管设计、配合多核多线程架构设计技术特征二：新系统级技术，增加系统集成功能。如系统级封装SIP特征三：新微观技术取代面临极限的CMOS器件。如自旋电子、单电子、环绕栅极场效应晶体管GAAFET、量子阱FinFET和 SOI FinFET等,2017年初，台积电第一代7nm工艺制造出的256Mbit SRAM芯片。已在7nm工艺节点上占据统治地位，良率高达76%。18年底，7nm工艺将完成50多款芯片的流片，其中包含融入EUV极紫外光刻技术 。除传统大客户，积极争取AI、IoT和无人驾驶等领域的订单三星于2018年中宣布将在下半年量产7nm+EUV工艺，但良率和质量存疑2017英特尔，宣布F42将应用7nm制造技术在微处理器上，但目前重心仍在10nm的研发2018.8 格芯宣布终止7nm的研发,1H,2H,1H,2H,1H,2H,1H,2H,台积电,CLN16FF+CLN16FFC,CLN12FFCCLN12FFC,英特尔,三星,14LPP14LPC,中芯国际,28nm*,14nm,联电格芯,* 未宣布准确时间* 计划中,制造工艺持续进步海外7nm技术的研发情况行业FinFET光刻路线图（全虚拟化启动）,14nm in development 目前良率达95% 19年将量产,28nm*,无数据 目前宣布放弃12nm以下制成宣布搁置7纳米FinFET项目，重心转移14/12nm FinFET衍生产品和其他差异化产品,14LPP,14nm 14nm+,14nm+,10nm,10nm+,10nm+,10LPE,10LPP,8LPP 10LPU,7LPP,6nm*(?),CLN10FF CLN16FFC,CLN7FF CLN12FFC,CLN7FF+,5nm*(?),2016,2017,2018,2019,2020,2021,制造工艺持续进步,当前，CMOS集成电路到达10nm节点接近原子级，工艺方面的技术挑战主要有：新的器件结构(如场效应晶体管)、紫外/纳米光刻设备门槛、材料互连接近极限(电子迁移与互扰效应)等如今，集成电路的发展到了分叉路口， 这既是一项技术挑战又是一个发展机遇。我们认为，摩尔定律之后，集成电路发展有三条主线:延续摩尔 (More Moore)机遇;超越摩尔 (More than Moore)机遇;跨越硅基CMOS(Beyond COMS),集成电路的技术挑战,集成电路的发展机遇,制造工艺持续进步,延续摩尔是指遵循摩尔定律，继续追求芯片尺寸的小型化，进一步发展先进的CMOS技术，提高芯片性能并减少芯片的成本CMOS器件的缩小保障了半导体行业的持续发展，但随着CMOS 器件的特征尺寸不断减小,特别是进入到纳米时代后,MOS场效应晶体管中的以短沟道效应为主的非理想效应,对器件性能的影响越来越突出, 严重限制CMOS器件的进一步缩小。延续摩尔主要分两个发展方向:传统的芯片特征尺寸方向和新器件技术。传统的芯片特征尺寸:持续缩小芯片面积和芯片厚度的物理特征尺寸，提高集成密度、性能和可靠性;从微电子迈向纳电子(from microelectronics tonanoelectronics)新器件技术:FinFET晶体管技术、FDSOI晶体管技术,延续摩尔,新器件技术,3D FinFET工艺过程FDSOI工艺过程,与传统设计相比，采用SoC设计芯片在诸多方面具有明显优势:(1)可以实现更为复杂的系统;(2)具有较低的设计成本;(3)具有较高的可靠性;(4)缩短产品的设计时间;(5)减少产品的反复次数;(6)可以满足更小尺寸的设计需求;(7)可以达到低功耗的设计要求。,制造工艺持续进步,SoC即系统级芯片又称片上系统，本质上是将整个系统集成在一个芯片上。SoC通过一种复杂的IC设计，将系统的主要功能综合到一片芯片中，引领IC设计概念的潮流。通过SoC，过去的单颗芯片逐步融合，成为了SoC芯片的功能模块。随着时间的推移和相关技术的不断完善，SoC的概念也在不断发展和完善，每一代越来越多的系统元器件被集成到单个器件上。我们认为，未来SoC芯片有望将系统所有数字功能集成到一个芯片上，模拟电路、MEMS、传感器等元器件也会更多的集成到SoC芯片上。,超越摩尔 ： SoC的概念与发展,SoC的优势,制造工艺持续进步,受到短沟道效应的影响，芯片尺寸缩小进 度在进入90nm制程后有所放缓;进入30nm后，缩小进度严重放缓，并趋于极 限，芯片小型化面临难题SiP从封装的角度出发，缓解IC芯片小型 化压力。同时，SiP将模拟IC、数字,IC、 无源器件等异构单位封装在一起，缩短互 连距离，提高系统性能的同时降低成本。,SiP的应用领域广泛，其中使用频率最高，市场份额最大的是手机、可穿戴和移 动设备市场，占比超过70%。,