2019年中国ASIC芯片行业市场研究.pdf

1 报告编码19RI0796 头豹研究院 | 电子系列深度研究 400-072-5588 2019 年 中国 ASIC 芯片行业市场研究 报告摘要 TMT 团队 ASIC 芯片是高定制化集成电路，广泛应用于人工智 能设备、 虚拟货币挖矿设备、 耗材打印设备、 军事国 防设备等智慧终端。截至 2018 年底，全球 ASIC 芯 片在人工智能芯片市场渗透率约超过 10%，预计于 2025 年前后接近 50%。 2019 年下半年起， 中国 ASIC 芯片市场开始进入初步成熟期，厂商数量激增，其 中创业型企业数量占比将超过 60%。中国 ASIC 芯片 行业预计于 2020 年下半年进入洗牌期， 一批实力较 弱的企业或被淘汰。2021 年下半年后，该行业将迈 入相对稳定竞争阶段。 热点一： 深度学习需求增加助推 ASIC 芯片工艺升级 热点二： 协同设计助力性能提升 热点三： 算法优化提升通用性能 深度学习场景下，机器算法训练模型对芯片运算速度、 效率、 能耗等层面要求持续提高， 驱动 ASIC 芯片设计和 制造工艺经历多轮升级，向自动化和小制程方向演进。 MEMS 器件制造过程与集成电路类似，采用批处理式微 制造技术。 因制造工艺相似， MEMS 器件与 ASIC 芯片集 成潜力较高， 协同设计方式有助于提升可编程类 ASIC 芯 片性能。 现阶段市场上 ASIC 模块产品算法差异度高，缺乏通用 性。远期伴随专用算法软硬件优化，ASIC 芯片通用性能 提升将成为 ASIC 行业发展一大趋势。 贾雁 邮箱：csleadleo 分析师 行业走势图 相关热点报告 电子系列深度研究2020 中国 FPGA 芯片行业研究报告 电子系列深度研究2019 年中国生物质能发电行业精 品报告 电子系列深度研究2019 年中国锂电池行业精品报告 1 报告编码19RI0649 目录 1 方法论 . 5 1.1 方法论 . 5 1.2 名词解释 . 6 2 中国 ASIC 芯片行业市场综述 . 9 2.1 ASIC 芯片行业定义与分类 . 9 2.1.1 ASIC 芯片定义. 9 2.1.2 ASIC 芯片分类. 9 2.1.3 ASIC 芯片特点. 13 2.2 ASIC 芯片行业产业链 . 14 2.2.1 产业链上游 . 16 2.2.2 产业链中游 . 18 2.2.3 产业链下游 . 19 2.3 ASIC 芯片行业市场规模 . 20 3 中国 ASIC 芯片行业驱动因素 . 22 3.1 深度学习运算驱动 ASIC 芯片工艺升级 . 22 3.2 MEMS 协同设计推动 ASIC 算法开发 . 23 4 中国 ASIC 芯片行业制约因素 . 26 2 报告编码19RI0649 4.1 高端专业人才紧缺 . 26 4.2 开发时间、经济成本高 . 26 5 中国 ASIC 芯片行业相关政策法规 . 28 6 中国 ASIC 芯片行业发展趋势 . 30 6.1 专用算法优化提高 ASIC 通用性 . 30 6.2 ASIC 将成自动驾驶系统核心 . 31 7 中国 ASIC 芯片行业竞争格局分析 . 33 7.1 中国 ASIC 芯片行业竞争格局概述 . 33 7.2 中国 ASIC 芯片行业典型企业分析 . 34 7.2.1 成都启英泰伦科技有限公司 . 34 7.2.2 北京探境科技有限公司 . 36 7.2.3 北京云知声信息技术有限公司 . 错误!未定义书签。 3 报告编码19RI0649 图表目录 图 2-1ASIC 芯片嵌入芯片板模式 . 9 图 2-2ASIC 芯片分类 . 10 图 2-3 有信道门阵列 ASIC 芯片结构 . 11 图 2-4 无信道门阵列 ASIC 芯片结构 . 11 图 2-5 结构化门阵列 ASIC 芯片结构 . 12 图 2-6 标准单元 ASIC 芯片结构 . 12 图 2-7ASIC 芯片相对其他芯片在算力及能耗层面表现 . 14 图 2-8 中国 ASIC 芯片行业产业链 . 15 图 2-9 中国范围晶圆厂 12 寸晶圆产能 . 17 图 2-10 中国范围晶圆厂 12 寸晶圆产能分布 . 18 图 2-11 全球 ASIC 芯片产品销售规模，2014-2023 预测 . 20 图 3-1 工艺升级推动 ASIC 芯片算力提升 . 23 图 3-2MEMS 与 ASIC 协同封装结构简图 . 24 图 4-1ASIC 芯片开发理想化流程 . 27 图 4-2 普通集成电路开发流程 . 27 图 5-1 中国 ASIC 芯片行业相关政策 . 28 图 6-1ASIC 芯片算法优化案例示意 . 30 图 6-2ASIC 芯片相对其他芯片参数表现 . 31 图 7-1 中国 ASIC 芯片行业部分代表企业概览 . 34 图 7-2 启英泰伦融资情况，截至 2019 年 9 月 . 35 图 7-3 启英泰伦解决方案产品 . 35 4 报告编码19RI0649 图 7-4 探境科技融资情况，截至 2019 年 9 月 . 36 图 7-5 探境科技产品情况 . 37 图 7-6 探境科技 ASIC 芯片应用场景 . 38 图 7-7 云知声融资情况，截至 2019 年 9 月 . 错误!未定义书签。 5 报告编码19RI0649 1 方法论 1.1 方法论 头豹研究院布局中国市场， 深入研究 10 大行业， 54 个垂直行业的市场变化， 已经积累 了近 50 万行业研究样本，完成近 10,000 多个独立的研究咨询项目。 研究院依托中国活跃的经济环境，从晶圆代工、集成电路、智慧终端等领域着手， 研究内容覆盖整个行业的发展周期，伴随着行业中企业的创立，发展，扩张，到企 业走向上市及上市后的成熟期， 研究院的各行业研究员探索和评估行业中多变的产 业模式，企业的商业模式和运营模式，以专业的视野解读行业的沿革。 研究院融合传统与新型的研究方法， 采用自主研发的算法， 结合行业交叉的大数据， 以多元化的调研方法， 挖掘定量数据背后的逻辑， 分析定性内容背后的观点， 客观 和真实地阐述行业的现状， 前瞻性地预测行业未来的发展趋势， 在研究院的每一份 研究报告中，完整地呈现行业的过去，现在和未来。 研究院密切关注行业发展最新动向，报告内容及数据会随着行业发展、技术革新、 竞争格局变化、政策法规颁布、市场调研深入，保持不断更新与优化。 研究院秉承匠心研究， 砥砺前行的宗旨， 从战略的角度分析行业， 从执行的层面阅 读行业，为每一个行业的报告阅读者提供值得品鉴的研究报告。 头豹研究院本次研究于 2019 年 09 月完成。 6 报告编码19RI0649 1.2 名词解释 掩模：光刻工艺不可缺少的光学元件。掩模承载设计图形，光线透过掩模，可把设计图 形透射在光刻胶上。掩模性能直接决定光刻工艺质量。 TPU：Tensor Processing Unit，张量处理单元，是通过专门深度机器学习训练的定制 芯片，计算效能较高。 BPU：Brain Processing Unit，基于高斯架构、伯努利架构及贝叶斯架构的嵌入式人 工智能芯片。 NPU：Neural Network Processing Unit，嵌入式神经网络处理器。NPU 采用“数据 驱动并行计算”架构，擅长处理视频、图像类海量多媒体数据。 VPU：Vision Processing Unit，视频处理单元，是视频处理平台核心引擎，具有硬解 码功能以及减少 CPU 负荷、减少网络带宽消耗等优点。 MEMS：Micro-Electro Mechanical System，微电子机械系统、微系统、微机械。是 尺寸在几毫米或以下的，融合光刻、腐蚀、薄膜、LIGA、硅微加工、非硅微加工和精密 机械加工等技术制作的高科技电子机械器件。 TFLOPS：FLOPS 即 Floating-Point Operations per Second，每秒所执行的浮点运 算次数， 用于评估使用大量浮点运算学科领域的电脑效能。 一个 TFLOPS （teraFLOPS） 等于每秒万亿（=1012）次的浮点运算。 逻辑单元：ASIC 器件内部用于完成用户逻辑的最小单元。每单位逻辑单元由寄存器、 进位链、寄存器及连接链构成。 门阵列： 半导体厂商在硅片上形成基本单元的逻辑门母板， 并基于母版按用户特定需求 设计电路布局的半客户定制品芯片，可分为有信道和无信道两种。 与门：逻辑“与”电路，是执行“与”运算的基本逻辑门电路。与门有多个输入端，一 7 报告编码19RI0649 个输出端。当所有输入同时为高电平（逻辑 1）时，输出才为高电平，否则输出为低电 平（逻辑 0） 。 或门：逻辑“或”电路。或门有多个输入端，一个输出端，只要输入中有一个为高电平 时 （逻辑 1） ， 输出就为高电平 （逻辑 1） 。 只有当所有的输入全为低电平 （逻辑 0） 时， 输出才为低电平（逻辑 0） 。 PLD：Programmable Logic Device，可编程逻辑器件，一种通用集成电路，其逻辑 功可按照用户对器件编程来确定。 标准单元库：包含组合逻辑、时序逻辑、功能单元和特殊类型单元的集合，是集成电路 芯片后端设计过程中的基础部分。 时钟电路： 像时钟一样准确运动的振荡电路， 多由晶体振荡器、 晶震控制芯片和电容组 成，可保证任何电路工作按时间顺序进行。 边缘计算：在靠近物或数据源头的一侧，采用网络、计算、存储、应用核心能力为一体 的开放平台，就近提供最近端服务。 IP 核：Intellectual Property Core，知识产权核或知识产权模块，是集成电路可重用 设计方法学中针对芯片设计的可重用模组。IP 分为软 IP、固 IP 和硬 IP，软 IP 是用 Verilog、 VHDL 等硬件描述语言的功能块， 不涉及具体电路元件， 固 IP 是综合功能块， 硬 IP 用来提供设计最终阶段产品“掩膜” 。 流片：集成电路“试生产”流成。集成电路设计完成后，厂商进行小规模生产测试，并 于测试通过后按既有电路设计进行大规模生产。 浮点：在计算机中用近似方法表示任意某个实数。 蓝海市场： 属于市场的一种类型， 现存市场由红海和蓝海两种状态组成。 红海代表现今 存在的所有产业，是已知市场空间，蓝海代表当今不存在的产业，是未知市场空间。 8 报告编码19RI0649 深度学习： 一种机器学习算法， 学习样本数据的内在规律和表示层次， 最终目标是让机 器像人一样具有分析学习能力，能够识别文字、图像和声音等数据。 摩尔定律：价格不变时，集成电路上可容纳的元器件数目，约每隔 18 至 24 个月增加 一倍，性能提升一倍。该定律揭示了信息技术进步的速度。 串行运算： 一种一次只执行一个指令的算法。 多个程序在同一处理器上执行， 仅在当前 计算指令执行结束后，下一个计算指令才可开始运行。 并行运算： 一种一次执行多个指令的算法， 目的是提高计算速度。 并行运算通过扩大问 题求解规模解决大型复杂计算问题。 裸片：加工厂产出芯片，只具备用于封装的压焊点，不可直接应用于实际电路中。 算力： 计算机能够完成一个数学程序的速度， 如接收任何一组信息， 并将其转换成字母 和一定长度的数字的速度。 功耗比：一种测量计算机系统结构或电脑硬件能量转换效率的方法。 9 报告编码19RI0649 2 中国 ASIC 芯片行业市场综述 2.1 ASIC 芯片行业定义与分类 2.1.1 ASIC 芯片定义 ASIC（Application Specific Integrated Circuit）芯片是专用集成电路，是针对用户 对特定电子系统的需求， 从根级设计、 制造的专有应用程序芯片， 其计算能力和计算效率可 根据算法需要进行定制，是固定算法最优化设计的产物。ASIC 芯片模块可广泛应用于人工 智能设备、虚拟货币挖矿设备、耗材打印设备、军事国防设备等智慧终端。 在硬件层面，ASIC 芯片由基本硅材料、磷化镓、砷化镓、氮化镓等材料构成。在物理 结构层面， ASIC 芯片模块通常包括 32 位微处理器、 存储器块、 网络电路等。 同一芯片板可 搭载一个或几个功能相同或不同的 ASIC 芯片，以满足一种或多种特定需求（见图 2-1） 。 图 2-1ASIC 芯片嵌入芯片板模式 来源：美国蝴蝶实验室官网，头豹研究院编辑整理 2.1.2 ASIC 芯片分类 根据定制程度不同， ASIC 芯片可被分为全定制 ASIC 芯片、 半定制 ASIC 芯片及可编程 ASIC 芯片（见错误!未找到引用源。 ） 。 10 报告编码19RI0649 图 2-2ASIC 芯片分类 来源：头豹研究院编辑整理 （1） 全定制 ASIC 芯片 全定制 ASIC 芯片设计人员应特定需求， 基于不同电路结构设计针对不同功能的逻辑单 元，并于芯片板搭建模拟电路、存储单元、机械结构。逻辑单元之间由掩模层连接，ASIC 芯片掩模也具备高度定制化特点。 全定制化 ASIC 芯片设计成本较高，平均每单位芯片模块设计时间超过 9 周。该类芯片 通常用于高级应用程序。 相对半定制化 ASIC 芯片，全定制化 ASIC 芯片在性能、功耗等方面表现优秀。如应对 相同功能，在同种工艺前提下，全定制化 ASIC 芯片平均算力输出约为半定制化 ASIC 芯片 平均算力输出的 8 倍，采用 24 纳米制程的全定制化 ASIC 芯片在性能上优于采用 5 纳米制 程的半定制化 ASIC 芯片。 （2） 半定制 ASIC 芯片 构成半定制 ASIC 芯片的逻辑单元大部分取自标准逻辑单元库， 部分根据特定需求做自 定义设计。相对全定制 ASIC 芯片，半定制 ASIC 芯片设计成本较低，灵活度较高。 根据标准逻辑单元和自定义逻辑单元数量搭配模式不同， 半定制 ASIC 芯片可细分为门 阵列芯片和标准单元芯片。 11 报告编码19RI0649 门阵列芯片 门阵列 ASIC 芯片包括有信道门阵列、无信道门阵列和结构化门阵列。门阵列 ASIC 芯 片结构中硅晶片上预定晶体管位置不可改变， 设计人员多通过改变芯片底端金属层等方式调 整逻辑单元互连结构。 有信道门阵列 ASIC 芯片： 该类芯片晶体管位置高度固定， 设计人员可在晶体管行之间 预定义的空白空间进行电路布局，平均制造时间约 2 周（见图 2-3） 。 图 2-3 有信道门阵列 ASIC 芯片结构 来源：头豹研究院编辑整理 无信道门阵列 ASIC 芯片：无信道结构下，晶体管行之间不存在电路布局空间，设计人 员通常于门阵列单元上方进行布线，平均制造时间约 2 周（见图 2-4） 。 图 2-4 无信道门阵列 ASIC 芯片结构 来源：头豹研究院编辑整理 结构化门阵列 ASIC 芯片： 该结构包括基本门阵列行及嵌入块。 嵌入块可提高线路布局 12 报告编码19RI0649 灵活度，但对芯片体积构成限制。该结构下，线路布局面积使用效率较高，设计成本较低， 周转时间较短（见图 2-5） 。 图 2-5 结构化门阵列 ASIC 芯片结构 来源：头豹研究院编辑整理 标准单元 该类 ASIC 芯片由选自标准单元库的逻辑单元构成。 设计人员可按算法需求自行布置标 准单元。 除标准单元外， 微控制器、 微处理器等固定块也可用于标准单元 ASIC 芯片架构 （见 图 2-6） 。 图 2-6 标准单元 ASIC 芯片结构 来源：头豹研究院编辑整理 （3） 可编程 ASIC 芯片 可编程 ASIC 芯片可以 PLD 为例。PLD（Programmable Logic Device）亦称可编程 逻辑器件，在结构上包括基础逻辑单元矩阵、触发器、锁存器等，其互连部分作为单个模块 13 报告编码19RI0649 存在。设计人员通过对 PLD 进行编程以满足部分定制应用程序需求。 此外，ASIC 芯片可根据终端功能不同分为 TPU 芯片、BPU 芯片和 NPU 芯片。其中， TPU 为张量处理器，专用于机器学习。如 Google 于 2016 年 5 月研发针对 Tensorflow 平 台的可编程 AI 加速器，其内部指令集在 Tensorflow 程序变化或更新算法时可运行。BPU 是大脑处理器，是由地平线科技提出的嵌入式人工智能处理器架构。NPU 是神经网络处理 器， 在电路层模拟人类神经元和突触， 并用深度学习指令集直接处理大规模电子神经元和突 触数据。 2.1.3 ASIC 芯片特点 （1） 优点： 相对 CPU、GPU、FPGA 等芯片，ASIC 芯片在专用系统应用方面具备多元优势（见图 2-7） 。 规格优势：ASIC 芯片在设计时充分利用单位运算单元功能，避免冗余计算单元存在， 有利于缩小芯片体积。 能耗优势：ASIC 芯片单位算力能耗相对 CPU、GPU、FPGA 较低，如 GPU 每算力平 均约消耗 0.4 瓦电力，ASIC 单位算力平均消耗约 0.2 瓦电力，更能满足新型智能家电 对能耗的限制。 集成优势：因采用定制化设计，ASIC 芯片系统、电路、工艺高度一体化，有助于客户 获得高性能集成电路。 价格优势：得益于体积小、运行速度高、功耗低等特点，ASIC 芯片价格远低于 CPU、 GPU、FPGA 芯片。当前全球市场 ASIC 芯片平均价格约为 3 美元，远期若达到量产规 模，ASIC 芯片价格有望保持持续下降态势。 14 报告编码19RI0649 图 2-7ASIC 芯片相对其他芯片在算力及能耗层面表现 来源：头豹研究院编辑整理 （2） 缺点： ASIC 芯片定制化程度较高，设计开发周期长，成品需要做物理设计和可靠性验证，面 市时间较慢。 ASIC 芯片对算法依赖性较高。人工智能算法高速更新迭代，导致 ASIC 芯片更新频率 较高。 因 ASIC 芯片定制化程度较高， 研发周期相对漫长， ASIC 成品被市场淘汰的风险较大。 （3） 应用场景： ASIC 芯片适用于各类智慧终端领域。 Google 于 2016 年研发的 TPU 较为知名， 2017 版的 AlphaGo 物理处理器中镶嵌了 4 个 TPU，支持 Google 的 Cloud TPU 平台和机器学 习超级计算机。 2.2 ASIC 芯片行业产业链 中国 ASIC 芯片行业产业链由上游底层算法设计企业、 IP 核授权企业、 晶圆和流片代工 厂、专用材料及装备供应商，中游各类 ASIC 芯片制造商、封测厂商及下游包括移动设备制 造商、智能家电制造商、工业产品制造商等在内的终端设备制造企业组成（见图 2-8） 。 15 报告编码19RI0649 图 2-8 中国 ASIC 芯片行业产业链 来源：头豹研究院编辑整理 产业链运作方式： 上游算法设计企业及 IP 核授权企业为中游 ASIC 芯片企业提供芯片算法底层架构，流 片代工厂负责测试芯片算法效果。 晶圆厂及其他专用材料、 装备供应商为中游企业提供制造 芯片所需硬件。 中游 ASIC 芯片企业负责设计、制造、测试芯片模块产品。实力较强的 ASIC 芯片企业 可扩展业务至底层算法架构设计环节， 整合芯片、 模块及终端产品形态一体式解决方案向下 游各类终端设备制造企业提供全定制或半定制运算产品和服务。 中游不具备芯片设计能力的 ASIC 芯片企业平均盈利水平较低，具备小制程 ASIC 芯片设计能力的企业平均盈利水平显 著高于其他同业竞争者。 下游各领域智慧终端设备制造商是 ASIC 芯片产业链的变现终端。智能移动通信设备、 智慧家电设备、高端区块链运算设备、智慧工业设备等领域制造企业对中游 ASIC 芯片稳定 性、高效性、低耗能等要求不断提高。下游企业消费主体采用优质 ASIC 芯片可最大自身化 产品、服务附加值。未来随 5G 移动网络、自动驾驶、法定电子货币等领域产业发展，下游 各类商业客户可依托不断升级的 ASIC 芯片产品布局新营收点。 16 报告编码19RI0649 2.2.1 产业链上游 （1） 底层算法架构设计企业 ASIC 芯片本质为运算加速引擎，其运算架构包括主控系统和辅助运算系统，架构设计 通常交由具备丰富经验的头部企业负责。 ASIC 芯片厂商对算法架构设计及 IP 核授权企业依 赖度较高，上游架构设计企业对中游 ASIC 芯片产品制造企业议价能力较高。 境外算法架构设计企业包括高通、ARM、谷歌、英特尔、微软、赛灵思、IBM 等，中 国本土算法架构设计企业包括寒武纪、中星微、阿里平头哥等。其中，寒武纪已具备较为成 熟的运算架构设计能力，其算法已被大规模应用于华为加速运算产品中。 从价格角度分析， ASIC 芯片制造商委托上游企业进行算法开发的费用平均约为 200 万 元。中游企业可选择一次性购买 IP 核授权或成为上游企业核心会员，核心会员在购买 IP 核 授权时可享受约 10%折扣。 现阶段中国 ASIC 芯片行业中游企业对境外算法架构设计企业依赖度较高， 中国本土芯 片算法设计企业仅占总市场份额约 30%。 2019 年起， 上游算法架构产品日趋国产化， 如华 为“鸿蒙系统”的诞生为移动设备加速运算引擎换血拓展了市场空间，ASIC 芯片需求量随 之提升。受强劲需求驱动，中国市场有望在 5 年内扭转芯片算法架构境外主导的局面。 （2） 晶圆、流片代工厂 晶圆是构成半导体集成电路的基本硅晶片， 晶圆厂商为中游芯片制造企业提供不同规格 晶圆材料。 当前中国主流晶圆厂约 30 家，在规格上分别涵盖 8 英寸晶圆、12 英寸晶圆。其中，8 英寸晶圆厂相对 12 英寸晶圆厂数量较多。 中国本土 12 英寸晶圆厂以武汉新芯、 中芯国际、 紫光等为例， 平均月产能约 65 千片。 在中国设立晶圆厂的境外厂商包括英特尔、 海力士等。 中国晶圆厂发展速度较快，如武汉新芯 12 寸晶圆以平均月产能 200 千片超过海力士平均 17 报告编码19RI0649 月产能 160 千片（见图 2-9） 。 图 2-9 中国范围晶圆厂 12 寸晶圆产能 来源：头豹研究院编辑整理 未来全球范围内，中国晶圆市场投资空间较大，预计截至 2020 年底，中国市场将有约 50 家晶圆厂，有望成为全球最大晶圆代工集中地。从地理位置角度分析，现有 12 英寸晶 圆厂多布局在中国北部地区，在建或计划中晶圆厂更多选择东部地区和南部地区（见图 2-10） 。 18 报告编码19RI0649 图 2-10 中国范围晶圆厂 12 寸晶圆产能分布 来源：头豹研究院编辑整理 部分晶圆代工厂如中芯国际、台积电等为中游企业提供流片服务。因多数 ASIC 芯片产 品未达到量产规模， 流片成本相对较高。 其中 40 纳米制程及以上芯片流片成本约在 200 万 元至 600 万元之间，14 纳米、7 纳米等高精度芯片流片成本平均达到 1,000 万元。 2.2.2 产业链中游 中游 ASIC 芯片制造厂商为下游各类智慧设备制造企业提供 ASIC 模块产品和服务。芯 片厂商较少将 ASIC 芯片本身作为产品出售，多搭配算法、配套设备（麦克风、摄像头等） 或整套解决方案进行销售。 （1） 底层算法加芯片销售模式： 该销售模式下， 中游企业根据预先设定的算法制造合适 的芯片，在芯片、软件和算法之间形成紧密联合。中国市场该类产品单位售价平均约 2 美元，境外市场该类产品单位售价平均约达 3 美元。 （2） ASIC 模块产品销售模式：企业在打包算法和芯片基础上，附加语音识别、图像识 别等周边功能打造 ASIC 模块产品，提高其功能完整性。一整套 ASIC 模块产品售价平 均约 5 美元，相对算法加芯片模式的 2-3 美元，该销售模式下中游厂商利润平均约提 高 100%。 19 报告编码19RI0649 （3） 产品形态方案销售模式：对下游厂商而言，在购买 ASIC 芯片或模块基础上自行添 加传感器、 麦克风、 摄像头等设备需耗费大量人力、 物力， 不利于成本把控和市场周转。 中游厂商可基于 ASIC 模块和市场需求，为下游客户设计终端产品形态。但 ASIC 芯片 产品普遍定制化程度较高，中游厂商无法向所有客户提供全套终端产品设计服务。 2.2.3 产业链下游 处于 ASIC 芯片行业产业链下游的是各类消费性电子产品、工业产品制造商。ASIC 芯 片应用领域包括自动驾驶、智慧工厂、智慧家电、国防军事等。中游 ASIC 芯