资源描述
敬请参阅末页 重要 声明 及评 级 说明证券研究报告华 安 证 券研究所证券研究报告先 进 封装不 断演进，设备 厂商迎 来新机 遇华安机械张帆S0010522070003徒月婷S00105221100032023 年12 月29日敬请参阅末页 重要 声明 及评 级 说明证券研究报告目录一、先进封装 市 场空 间 广阔二、先进封装 的 平台 化 技术三、典型先进 封 装产 品四、先进封装 设 备梳 理0YEVyRtOnOoPrPoNqNsNmNaQaO8OoMrRmOtPlOoOnMeRmMnP7NqQvNxNtPqOxNmOpO敬请参阅末页 重要 声明 及评 级 说明证券研究报告一、先 进封装市场空间广阔敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所41.1 先进封装：高效集成，降低成本先进封装一般指将不同系统集成到同一封装内以实现更高效系统效率的封装技术，是对应于先进 晶圆 制程 而衍 生出来的概 念，换言之，只要该封装技术能够实现芯 片整体 性能（包括传 输速度、运算 速度等）的提 升，就 可以视 为是先 进封装。通过先进封装可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的成本。先进封装 在提高芯片集成度、缩短芯片距离、加快 芯片间 电气连接 速度以 及性能优 化的 过程 中扮演 了更重要 角色。正成为助 力系统 性能持续 提升的 重要保障，并满 足“轻、薄、短、小”和系统集成化的需求。摩 尔定 律的延 伸受 到物 理极限、巨 额资 金投入 等多 重压 力，迫 切需 要别开蹊径 推动 技术 进步。据IBS 统计，在达 到28nm 制程 节点以后，如果继续缩小制程节点，每 百万门 晶体管 的制造 成本不 降反升。先进封装处于晶 圆制造（“前道”）和芯 片封 测（“后道”）之间，被 称为“中道”，包 括重布 线（RDL）、凸 块制作（Bumping）及硅通孔（TSV）等工艺技术，涉及与晶圆制造 相似的 光刻、显影、刻蚀、剥离等 工序步 骤。资料来源：IBS，华安证券研究所整理芯片设计 芯片设计芯片设计晶圆制造 芯片封测芯片设计代 表 企业：高通英伟达AMD代 表 企业：TSMCUMCSMIC华虹代 表 企业：日月光矽品长电科技Amkor前道 后道中道：先进封装芯 片 每 百 万 门制造 成本随 制程节 点变化 趋势$4.01$2.82$1.94$1.30$1.42$1.43$1.45$1.52$0.00$0.50$1.00$1.50$2.00$2.50$3.00$3.50$4.00$4.5090nm 65nm 45/50nm 28nm 20nm 16/14nm 10nm 7nmCostper100Mgates资料来源：克洛智动工程，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所5 与设计和晶 圆制造 相比，封装 行业进 入壁垒较低。因此 在中国集成 电路发 展早期，众 多企业 选择以封测 环节作 为切入口，并 不断加 强 对海内外企业并购动作，以持 续扩大 公司规 模。目 前封测 已成为 中国大 陆半导 体产业 链中竞 争力最 强的环 节。传统封装 过程如 下：将晶圆 切割为 晶 粒（Die）后，使 晶 粒贴合到 相应的 基 板架的小 岛（LeadframePad）上，再利 用导线将 晶片的 接 合焊盘与基板 的引脚 相连（WireBond），实 现电气 连接，最后 用外壳 加以 保护（Mold，或Encapsulation）。典型 封装方 式有DIP、SOP、TSOP、QFP 等。传统封装的封 装效率（裸芯 面积/基板 面积）较低，存在很 大改良 的空间。先进封装主 要种类 有：倒装（FlipChip），凸块（Bumping），晶圆级 封装（Waferlevelpackage），2.5D 封装（interposer，RDL 等），3D 封装（TSV）等封装 技术。先进封装在诞生之初只有WLP，2.5D 封装和3D 封 装几种选择，近年来，先进封装的发展呈爆炸式向各个方向发展。先进封装技术于上世纪90年代 出现，通过以 点带线 的方式 实现电 气互联，实现 更高密 度的集 成，大 大减小 了对面 积的浪 费。部 分 先 进 封 装工艺 示意图（按技 术种类 分类）1.1 先进封装VS 传统封装方向传 统 封 装（倒装为例）先进封装（Fan-outWLP 和2.5D/3D 为例）Fan-outWLP 2.5D/3D系统内存 带 宽 低 中 高芯片能耗 比 低 高 高芯片厚度 高 低 中芯片发热 中 低 高封装成本 低 中 高性能 低 中 高形态平面、芯片之间缺乏高速互联多芯片、异质集成、芯片之间高速互联2.5D 封装 3D 封装 Fan-out 晶圆级封装晶圆级封装传统封装和先 进 封装 功 能对 比资料来源：电子发烧友，维基百科，华安证券研究所整理 资料来源：智芯仿真，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所6 大 功 耗、高 算力的 场景，先进封 装/Chiplet 有应用价 值。芯 片面积 越大，工艺良 率越低，在实 际制造 中得到 的单颗 芯片的 制造成 本就越高，因此，在先进制程不 可获得 的背景 下，降 制程而 通过芯 片堆叠 的方式，可以 一定程 度减少 算力劣 势，但 是因为 堆叠更 多芯片，需要更大的IC 载板、更多的Chiplet 小芯片、更多的 封装材 料，也 导致因 为制程 落后带 来的功 耗增大、体积/面 积增加、成本 的增加。1.1 先进封装VS 先进制程方向 传统制程 先进封装提升芯片性能方式缩小单个晶体管特征尺寸，在同等芯片面积(Diesize)水平下，提升晶体管集成度（同等设计框架，芯片性能/算力与晶体管数目正相关）从系统效率提升的角度，一是让CPU更靠近Memory，让“算”更靠近“存”，提升每一次计算的算存效率。二是让单个芯片封装内集成更多的元件：信号传输速度排序，WaferICsubstratePCB，元件在芯片内部的通讯效率比在板级上更高，从系统层面提升芯片性能。芯片轻薄化先进制程能够在算力和晶体管数目不变时，通过缩小单个晶体管特征尺寸，实现芯片面积(Diesize)缩小因为封装对晶体管尺寸无微缩的能力，只能通过更精细的材料、更致密的结构来实现轻薄化。先进制程和先 进 封装 对 比资料来源：集贤网，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所71.1 先进封装发展历程阶段 时间 封装类型 具体封装 形 式第一阶段 20世纪70年代以前传统封装通孔插装型封装 晶体管封装(TO)、陶瓷双列直插封装(CDIP)、塑料双列直插封装(PDIP)第二阶段 20世纪80年代以后 表面贴装型封装塑料有引线片式载体封装（PLCC)、塑料四边形扁平封装（PQFP）、小外形表面封装（SOP）等第三阶段 20世纪90年代球栅阵列封装（BGA)塑料焊球陈列封装（PBGA)、陶瓷焊球陈列封装（CBGA)、带散热器焊球陈列封装（EBGA)、倒装芯片焊球陈列封装（FCBGA）先进封装晶圆级封装(WLP)芯片级封装（CSP）引线框架CSP 封装、柔性插入板CSP 封装、刚性插入板CSP 封装、圆片级CSP 封装第四阶段 20世纪末多芯片组封装(MCM)多层陶瓷基板（MCM-C)、多层薄膜基板（MCM-D）、多层印刷板（MCM-L）系统级封装（SiP)、三维立体封装（3D）、芯片上制作凸点（Bumping)第五阶段 21世纪前10年开始微电子机械系统封装（MEMS）、晶圆级系统封装-硅通孔（TSV）、倒装焊封装（FC）、表面活化室温连接（SAB)、扇出型集成电路封装（Fan-out）、扇入型集成电路封装（Fan-in）封 装技 术起源于1970s,先 进封 装在1990s 崭露 头角。其中通孔插装型、表面 贴装型、球栅阵列型封 装一般被 认为是 传 统封装，晶圆级封装、2.5D/3D 封装技术等为先进封装。传统封装的基本连接系统主要采用引线键合工艺，先进封装指主要以凸点(Bumping)方式实现电气连接的多种封装方式，旨在实 现更多I/O、更加 集成两 大功能。芯片封装发展 历 程及 形 式资料来源：资产信息网，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所81.2 先进封装下游应用场景催化 随着5G、物联网、高性能运算、智能驾 驶、AR/VR等前沿 技术的 飞速发 展，对 高端芯 片的需 求呈现 出持续 增长的 态势。这些高端芯片的大量应用都依赖于先进封装 技术，在此背 景下先 进封装 的成长 性显著 优于传 统封装，先进 封装在 整个半 导体封 测市场中的比重将持续上升。长远来看，随着终端应用的不断升级 以及对 芯片封 装性能 要求的 提升，先进封 装在AI、HPC、数 据中心、CIS、MEMS传感 器等领域也将迎来广阔的增量空间。资料来源：JWInsights，华安证券研究所整理应用领域 CPU/GPU APU DPU MUC ASIC FPGA 储存 传感器 模拟 光电子人工智能FC,2.5D/3D,FO,SiPFC,FO,EDFC,WB,QFN,WLCSPFC,FOFC,2.5D/3D,FOFC,3D,WB,QFN,WLCSP,SiP智能驾驶FC,FO,WB,QFN,WLCSP,SiPFC,FO,WB,QFN,ED,SiPAR/VRHPCFC,FO,EDFC,2.5D/3D,FOFC,2.5D/3D.WB.SiPIoTFC,WB,QFN,WLCSPFC,FO,WB,QFN,WLCSP,SiPFC,FO,WB,QFM,ED,SiP5GFC,2.5D/3D,FO,SiPFC,FO,ED FC,2.5D/3D.WB.SiP 手机通信FC,FO,WB,QFN,WLCSP,SiP区块链FC,2.5D/3D,FOFC,2.5D/3D,FO终端应用对先 进 封装 的 需求敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所91.2 先进封装市场空间广阔 据YoleGroup，全球先 进封装市场规模将由2022年的443亿美元，增长到2028年的786 亿美 元，年复合成长率（CAGR）为10%。而其中，2.5D/3D 先进封装 市场收 入规模 年复合 增长率 近40%，在先进 封装多 个细分 领域中 位列第 一。根据Frost&Sullivan 数据，中国 大陆 封测市场2022 年507.5 亿元，我们结合Yole 数据测算占世界比例16%。中 国大陆封测市场 预计将 保持增长，在2025 年达 到3,551.9 亿元的市场规模，其中先进封装将以4 年29.91%的 复合增长率持续高速发展，在2025年 达到1,136.6 亿元，占中国大 陆封测 市场比 重将达 到32.00%，增速远 高于传 统封装。资料来源：Yole，华安证券研究所整理2022-2028 年全球 先进封 装市场 规模（十亿美 元）2016-2025E 中国 大陆 封测市 场规模（销售 口径）资料来源：Frost&Sullivan，汇成股份公告，华安证券研究所整理187.7207.9263.3293.7351.3399507.5700.48881136.622.22%14.79%6.50%4.97%4.77%2.26%1.41%2.39%0.60%10.76%26.65%11.55%19.61%13.58%27.19%38.01%26.78%28.00%0%5%10%15%20%25%30%35%40%050010001500200025003000350040002016 2017 2018 2019 2020 2021E 2022E 2023E 2024E 2025E传统封装（亿元）先进封装（亿元）传统封装增长率（%）先进封装增长率（%）敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所101.2 先进封装市场空间广阔 根据Frost&Sullivan 对国内封 装市场 的预测 及以下 假设：1）根据YOLE 的2021 年 前十 大先进 封装资 本开 支的半 导体厂 商数据，选 取其中 国内封 测厂 的2021 年 的先进 封装 资本开 支/先 进封装 营收均值22%，作为先进封装资本开支 占比；2）设备在资本开支中的占比 为70%；3）先进封装国产化率假设从2021年的10%增长至2025年的20%进行 国产设 备空间 测算。得到结论：2025 年国内 先进封 装设备 市场空 间达172.1 亿元，2021-2025 年先进封 装设备 市场空 间CAGR 为30%。资料来源：Frost&Sullivan，华安证券研究所整理2021-2025 年国内 先进封 装设备 空间测 算2021E 2022E 2023E 2024E 2025E传统封装（亿元）2,261.1 2,312.1 2,344.8 2,400.9 2,415.3 先进封装（亿元）399.0 507.5 700.4 888.0 1,136.6 中国大陆市场（亿元）2,660.1 2,819.6 3,045.2 3,288.9 3,551.9 先进封装市场占比 15%18%23%27%32%先进封装资本开支占比 22%22%22%22%22%资本开支（亿元）86.3 109.8 151.5 192.1 245.9 设备占比 70%70%70%70%70%设备空间（亿元）60.4 76.9 106.1 134.5 172.1 yoy 27.19%38.01%26.78%28.00%敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所111.3 先进封装玩家众多 封装传统上属于OSAT 和IDM的领域，如今 开始涌 入来自 不同商 业模式 的玩家，包括 晶圆代 工厂、设计厂 商等纷 纷积极 布局先 进封装 技术。资料来源：杭氧股份公司公告，华安证券研究所整理 资料来源：杭氧股份公司公告，华安证券研究所整理类别 厂商 地区 先进封装产品 路 线 布局&以后的 布局IDM英特尔 美国扇出型封装（INFO）二年前宣布投资35 亿美元扩充新墨西哥 州的 先进封 装产能，至今 仍进行 中。在 马来西 亚投资 新厂预 定2024 年 底或2025 年正式 激活。英特尔 预估2025 年先进3D 封 测产能，将比2023 年扩 张达四 倍的规 模。通 过EMIB 方式，KBL-G 平台将英特尔酷睿处理器与AMD Radeon RX Vega M GPU 整合在一起，同时具备了英特尔 处理器 强大的 计算能 力与AMD GPU 出色的图形能力。首款Foveros 3D 堆迭设计的主板芯片LakeField，它 集成了10nm Ice Lake 处理器以及22nm 核心，具备完整的PC 功能，体积 小。Foveros已经在Lakefield 芯片 上应用，集成 了10nm CPU、22nm IO 核心。嵌入式多芯片互连桥封装（Co-EMIB）3D 逻辑晶圆堆叠封装（Foveros）全方位互连技术封装（FoverosOmni）美光 美国 HBM HBM3Gen2 产品；除了加速部署美光领 先的DRAM 技术 外，台 中四厂 还将在 日本和 中国台 湾地区 扩大1-beta 工艺 和HBM3E 产能。三星 韩国I-Cube2.5D 封装 2021 年5 月，宣布下一代2.5D 封装技术Interposer-Cube4（I-Cube4）即 将面世，可将 一个或 多个Logic Chip 和多个高带宽内存芯片（HBM）使用硅 中介层，从而 使多个 芯片排 列封装 在一个 芯片里。2021年11 月，又推出 了全新2.5D 封装解决方案H-Cube（Hybrid Substrate Cube，混合基板封装），专用于 需要高 性能和 大面积 封装技 术的HPC、人 工智能、数据 中心和 网络产 品等领 域。X-Cube 已 经在自 家的7nm 和5nm 制程 上面通 过了验 证，计 划和无晶圆厂的芯片设计公司继续合作，推进3D 封装工 艺在下 一代高 性能应 用中的 部署。于2022 年12 月成立 了先进 封装（AVP）团队，致力于 开发下 一代2.5D 和3D 高级 封装解 决方案，包括RDL3（重布线 层）、SiInterposer（硅中介层）/Bridge4（硅桥 接）和TSV5（硅 通孔）等堆叠 技术，为客户 提供高 性能和 低功耗 解决方 案的一 站式服 务。三 星计划 在明年 推出全 新的“SANIT”品牌的3D 先 进封装 技术，SAINT 技术包 括SAINTS（SRAM内存与CPU 的 垂直堆 叠）、SAINTD（核心IP 的 封装）和SAINTl（定制的 应用程 序处理 器）。HBM 市场份 额第二 大，第 四代HBM（HBM3）以及封 装服务 已经通 过AMD 品 质测试。AMD 的Instinct MI300 系列AI 芯片计划采用三星HBM3 及封装服务。X-Cube3DIC 封装扇出型面板级封装(FOPLP)扇出型晶圆级封装(FOWLP)SK 海力士韩国扇出型晶圆级封装(FOWLP)SK 海力士准备在下一代DRAM中应 用2.5D 扇出（2.5Dfan-out）封装 技术，最快将 在2024 年 发布相 关方案；SK 海力士是HBM 方案的强有力推动者，SK 海力 士最早 将在2026 年量产 第六代HBM，即HBM4，其将 拥有12层或16 层DRAM。SK 海力士 还透露，将把 下一代 后处理 技术“混合键 合”应 用于HBM4 产 品。倒装芯片封装(FCiP)穿透式硅通道(TSV)封装FBGA 封装晶圆代工台积电 台湾系统级集成芯片封装（SoIC）CoWoS 技术于2011 年推出，2013 年 便在赛 灵思 28nm 的 FPGA 上量产，之后随着 AI 的发展被大量采用，包括英伟达的 GP100、谷歌的 TPU 2.0 等；台积电的InFO 技术于 2014 年投入研发，2016 年台积电利用该技术获得了苹果 APU（A10）订单，InFO 成为台积电独占苹果A 系列处理 器订单 的关键；台积 电的SoIC 技术 已经在 竹南六 厂（AP6）进入量 产，月 产能近2000 片，AMD 是其 首发客 户，最 新的MI300 采 用了 SoIC 搭配CoWoS 封装的方案。23 年6 月，苹果新款Mac Pro 换上了M2 Ultra，这颗苹果有史以来面积 最大的SoC，由两颗M2 Max 芯片“缝合”而成，用的是台 积电的 先进封 装技术UltraFusion。英伟 达在A100 及H100 等相关AI Server 需求带动下对CoWoS 需求变大。基板上晶圆芯片封装（CoWoS）多晶圆堆叠封装技术（WoW）联华电子 台湾晶圆级封装（WLP）联华电子为全球顶尖封装厂合作，搭 建了完 整的2.5DTSI 硅中介层 晶圆封 装供应 链。同 时，公 司拥有 丰富的 晶圆凸 块、打 线、堆 叠式晶 片、晶 圆级等 封装专 业一站 式服务 经验，并提供 认证合 格的2.5D、3DIC 和 扇出型 晶圆级封装解决方案，以满足先进封装 的需求。联电 与华邦、智原、日月 光、益 华电脑 等公司 合作，成立了W2W 以及3DIC 先进封 装平台，协助 客户加 速3D 封装 产品的 生产，计划2024 年投入 运营。3DIC 封装2.5DTSI 封装打线封装（WireBonding）层叠式封装(PoP)封测厂Amkor安靠科技美国系统级封装(SiP)Amkor 目前提供超过1,000 种不同的封装 格式和 尺寸。公司在 封装领 域不断 创新，通过研 发团队 和300 多 名专业 技术人 员，深 研于设 计和开 发各种 封装技 术，主 要为硅 通孔(TSV)、系统 级封装(SiP)、堆 叠晶粒、晶圆 级、MEMS、铜焊线、铜柱等 技术的 发展，采用倒 装芯片 和3D 解决方 案来改 善互连。未来，Amkor 计划在 美国亚 利桑那 州皮奥 里亚投 资约20 亿 美元建 设先进 的封装 和测试 设施，致力于 成为美 国最大 的外包 先进封 装工厂。晶圆级封装（WLP）倒装芯片封装(FCiP)硅晶圆集成扇出型封装（SWIFT）ASE 日月光 台湾FOSiP 封装日月光拥有垂直互连整合的封装解决 方案，能协助 客户在 单个封 装集成 多颗晶 片，可 将不同 的组件 集成在 一个硅 片上，以实现 更小，更紧凑 的系统 结构。同时日 月光推 出了VIPack 先进 封装平 台，VIPack 拥 有多种 具顶端的子封装平台以及ABF 的替代解决方案，可以 为大多 数市场 应用提 供解决 方案。VIPack 可 扩展最 先进的 封装技 术蓝图，并且 具有显 著的成 本效益 和性能 优势。目前日 月光在 高效能 运算（HPC）和AI 领 域已布 局多项 封装技术。FOCoS-Bridge 封装2.5D/3D 封装光电共封装(Co-PackagedOptics)力成科技PTI台湾晶圆级封装（WLP）力成科技作为全球积体电路的封装测 试服务 厂商，积极开 发先进 封测及 异质产 品整合 技术，包含覆 晶封装、系统 级封装、晶圆 级封装、CMOS 影 响感测 器、2.5D/3DTSV 及扇 出型面 板级封 装等技 术。力 成不断 深研CoWoS 等封装技术，明年中力 成也将 拥有高 频宽记 忆体（HBM）先 进封装 能力，有助力 成布局 人工智 慧（AI）等高 阶封装 应用。倒装芯片封装(FCiP)BGA 封装引脚框架封装(Leadframe)系统级封装(SiP)IC 半导体设计英伟达 美国 台积电是晶圆代工和封装的主要外包A100 基于NVIDIA 的Ampere 架构，是NVIDIA 第一款 专为数 据中心 设计的 大型GPU。H100基于NVIDIA 的Hopper 架构，是NVIDIA 推出的 最新一 代数据 中心GPU。H100 主要由 三个部 分构成：中心 的H100 裸片 两侧各 有三个HBM 堆栈，最外层则是台积电的2.5DCoWoS 封 装框。AMD 美国 AMD3DV-Cache2022 年，AMD 首创了V-Cache 技术，它通过 使用芯 片到晶 圆混合 键合将 缓存芯 片连接 到处理 器来使 用额外 的缓存，这种 技术允 许高速 缓存的 垂直堆 叠，以 改进互 连、减 少键合 间距并 加快处 理器内 核对高 速缓存 的访问。AMD 的MI210 组件将芯片集成在 扇出高 架桥接（fan-outelevatedbridgetechnology）技术 中，其 中多个 桥接芯 片将处 理器裸 片连接 到HBM 内 存；AMD2023/12 推 出的两 颗芯片 都采用 了“3.5D 封装“的技术 生产，其中，MI 300X 芯片适用于各种各样生成式AI 应用场 景，MI 300A 则更适用于用在HPC 应 用和数 据中心 上。资料来源：各公司公告&官网，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所121.3 中国大陆厂商积极布局先进封装产业类别 厂商 地区 先进封装产品路线 布局&以后的布局晶圆代工厂（集成电路晶圆代工为主，封测外包）中芯国际 中国上海封测外包主要合作伙伴：长电科 技，盛 合晶微，矽品精密工业，日月新，安测半 导体等除集成电路晶圆代工外，公司亦 致力于 打造平 台式的 生态服 务模式，促进 集成电 路产业 链一站 式服务。在封 装方面，公司 与世界 各大顶 尖封测厂合作，长电科技提 供微系 统集成 的封装 测试，绍兴中 芯集成 电路制 造股份 有限公 司提供 特色工 艺集成 电路芯 片和模 块封装 的代工 生产制造服务。晶圆代工厂&封测厂（中段硅片制造和封测服务）盛合晶微中国江苏晶圆级芯片封装（WLCSP）盛合晶微是以集成电路前 段芯片 制造体 系和标 准，采 用独立 专业代 工模式 服务全 球客户 的中段 硅片制 造企业，并进 一步发 展先进 的三维 系统集成芯片业务。公司自 主创新 的SmartPoser 技 术平台 衍生出 的3D 先进封 装结构，具有 高密度RDL 和TIV 特性，可实现 高密度 互连，并为各种应用如移动、高性能 计算等 提供高 性能封 装方案。穿透式硅通道(TSV)封装封测厂通富微电 中国江苏扇出型封装（INFO）公司持续开展以超大尺寸F0 及2.5D 技术 为代表 的新技 术，新 产品研 发。在2023年，由于5g 高端手 机对芯 片需求 的提升，公司 借助成 熟的系统级(SiP)封装 技术和 高端引 线互联 封装技术 快速实 现大量 芯片封 装国 产化。公 司将面 向高端 处理器 等产 品大力投 资2.5D/3D 等先 进 封装 研发积极拉通chiplet 市场化应用，提前布局更高品 质，更 高性能，更先 进的封 装平台，扩展 先进封 装产业 版图。公司已经建立起国内顶级 的2.5D/3D 封 装平台 和超大 尺寸FCBGA 研发平 台，为 客户提 供晶圆 级和基 板级Chiplet 封测解决方案,是AMD 最大 的封装测试供应商。晶圆级封装（WLP）倒装芯片封装(FCiP)系统级封装(SiP)汇成股份 中国安徽玻璃覆晶封装(COG)汇成股份正不断拓宽封测 芯片的 应用领 域，公 司所掌 握的凸 块制造 技术（Bumping）是高端先进封装 的代表 性技术 之一，它大幅 提高了 芯片封装的集成度、缩小了 模组体 积。基 于客户 需求，公司布 局Fan-out、2.5D/3D、SiP 等高端先 进封装 技术，持续进 行研发 投入。公司将 积极扩充12吋大尺寸晶圆的先进 封装测试 服务能 力，保 持行业 及产品 的领先 地位，以及拓 展CMOS 影像 传感器、车载 电子等 新兴产 品领域。卷带式覆晶封装(COF)华天科技 中国甘肃引脚框架封装(Leadframe)目前公司已掌握了SiP、FC、TSV、Bumping、Fan-Out、WLP、3D 等集 成电路 先进封 装技术。公司 不断创 新推进2.5D 等先进 封装技 术研发，完成BDMP、HBPOP 等封 装技术 开发和 高散热FCBGA（铟 片）工 艺开发，不断 拓展车 规级产 品类型。倒装芯片封装(FCiP)系统级封装(SiP)凸块封装晶圆级封装（WLP）长电科技 中国江苏晶圆级封装（WLP）22年先进封装 产品销 量占比 达35%，收入占 比达2/3。当前 公司先 进 技术方面 覆盖SiP、WL-CSP、FC、eWLB、PiP、PoP 及XDFOI 等系 列，公司先进封装技术包括FC、TSV、SiP、2.5D/3D、晶圆级 等产品，为国 内先进 封装最 突出的 厂商之 一。集成无源器件(IPD)穿透式硅通道(TSV)封装甬矽电子 中国浙江Bumping&WLP 封装公司全部产品均为中高端 先进封 装形式，封装 产品主 要包括“高密 度细间 距凸点 倒装产 品（FC 类产品）、系统级封装 产品（SiP）、扁平无引脚封装产品（QFN/DFN）、微机 电系统 传感器（MEMS）”4 大类别，下辖 9 种主要封装形式，共计超过 1,900 个量产品种。BGA 封装QFN/QFP 引线 封装MEMS/Optical传感器封装倒装芯片（Flip chip）SiP 系统级封装 2022年3 月，由英特尔、AMD、台 积电 等国 际厂商 牵头的UCIe 联盟成立，其定义 了封装 内Chiplet 之间的 互连，以实现Chiplet 在封装级 别的普 遍互连 和开放 的Chiplet 生态系 统，目 前已经有多家本土厂商加入（如 长电科 技、芯 原股份 等），通过与 国际先 进厂商 合作，将有助 于本土 厂商技 术提升 和产品 迭代。同时，华为等 国内领 先技术 公司也 都在布 局Chiplet 先进封 装技术。资料来源：各公司公告&官网，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所二、先 进封装的平台化技术敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所2.1先进封装技术与产 品发 展相辅 相成14资料来源：资产信息网，千际投行，Yole，华安证券研究所整理 先 进 封装的 技术与 产品设 计是相 辅相成 的，通 用型技 术进步 推动产 品发展。先进 封装以 缩小尺 寸、系 统性集 成、提 高I/O 数 量、提 高散热性能为发展主轴，可以 包括单 芯片和 多芯片，倒装 封装以 及晶圆 级封装 被广为 使用，再搭配 互连技 术（TSV，Bump 等）的技术能力提升，进一步提升系统的集 成度，内外部 封装可 以搭配 组合成 不同的 高性能 封装产 品。敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所2.2先进封装重点技术-倒 装（Flipchip）倒装（Flipchip）封装以引线键合(WireBonding)及倒装连接(FlipChipBonding)最为常见。引线键合的连 接方式 是将芯 片的正 面朝上，通过 引线(通常是金线)将芯片与线路板连接。倒装芯 片技术 是通过 芯片上 的凸点 直接将 元器件 朝下互 连到基 板、载 体或者 电路板 上。倒 装连接以结构紧凑，可靠性高在封装行业应 用越来 越广泛。倒装优点：小尺寸:小的IC引脚图形减小了高度和重量。功能增 强:增加I/O 的 数量。I/O 不像导 线键合 处于芯 片四周 而受到 数量的限制。性能增加:短互连距离 减小电 感、电 阻、电 容，保 证了信 号延迟 减少、较好的 高频率、晶片 背面较 好的热 通道。倒装步骤：15引线键合 倒装结构示意图传统细间距球栅 系列（FGBA）倒装信号传输路径资料来源：维基百科，华安证券研究所整理资料来源：电子发烧友，华安证券研究所整理 资料来源：电子发烧友，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所2.3先进封装重点技术-凸 点（bumping）Bumping工艺Bumping工艺又称凸点工艺（倒装第二步），是WLP（晶圆 级封装 工艺）过程的 关键工序。晶圆凸点对于倒装芯片或板级 半导体 封装至 关重要。凸块 是一种 先进的 晶圆级工艺技术，在将晶圆切割成单个芯片 之前，在晶圆 上以整 个晶圆 的形式 形成由 焊料制成的“凸块”或“球”。这些“凸块”可以 由共晶、无铅、高铅 材料或 晶圆上 的铜柱组成，是将芯片和基板互连在一起形 成单个 封装的 基本互 连组件。这些 凸块不 仅提供芯片和基板之间的连接路径，而且在 倒装芯 片封装 的电气、机械 和热性 能方面 发挥着重要作用。16 Bumping工艺流程凸点下金属化（UBM）焊 料凸点 回 流形成 凸点（Reflow）凸点下金属 化（UBM）在芯片表面 金属层 上制备芯 片凸点 时，为了防 止封装 中 的金属及 污染离 子 向芯片表面金属层扩散 造 成腐蚀或形成硬 脆 的金属间化合物（IntermetallicCompound，IMC），降低互 连系统 的可靠性，需要在 芯片表面金 属层与 芯片凸点之 间添加 凸点下金属化层（UnderBumpMetallurgy，UBM）结构作为过渡层。如 图所示，UBM结构包括覆盖在芯片金属层 上的粘 接层、阻挡层、润湿 层和抗 氧化层。资料来源：失效分析工程师，华安证券研究所整理资料来源：失效分析工程师，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所2.3先进封装重点技术-凸 点（bumping）UBM制作工艺UBM的制作工艺主要分为溅射、蒸镀、化学镀 三种，前两者 属于物 理气相 沉积方 法，均 在真空 条件下 完成，相对于 化学镀 成本较 高17工艺方 法 方法说 明 成本溅射物理气相沉积（PVD）用溅射的方法一层一层地在硅片上沉积薄膜，通过照相平版技术形成UBM 图样，然后刻蚀掉不是图样的部分。中蒸镀利用掩模，通过蒸镀的方法在硅片上一层一层地沉积。这种选择性的沉积用的掩模可用于对应的凸点的形成之中。高化学镀 采用化学镀的方法在Al 焊盘上选择性地镀Ni。常常用锌酸盐工艺对Al 表面进行处理。无需真空及图样刻蚀设备，低成本。低化学镀过程举 例 分析：铝焊盘表面有一层氧化物，镀层金属无法粘附在氧化的表面上，因此铝表面要清除氧化物层。在铝的表面沉积一层锌，防止铝发生氧化（铝也会被镀液腐蚀掉，因此需要采用二次镀锌工艺）化学镀镍用作UBM 的沉积，金属镍起到连接/扩散阻挡的作用。镍的扩散率非常小，与焊料也几乎不发生反应，适合作共晶焊料的UBM 金属镀金，由于金导电性能好，且不易氧化，可增加倒装连接的可靠性资料来源：电子发烧友，华安证券研究所整理资料来源：电子发烧友，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所2.3先进封装重点技术-凸 点（bumping）焊料凸点焊料凸点方法有蒸镀焊料 凸点、电镀焊 料凸点、印刷 焊料凸 点、钉 头焊料 凸点、放球凸 点、焊 料转移 凸点等 不同工 艺，其 中电镀 焊料及 印刷焊 料工艺使用较广泛。凸点常用的 材料是Pb/Sn 合金，因为 其回流 焊特性 好，适 合工业 化生产。除了 常见的Pb/Sn 合金，凸点 也有Au/Ni 合金等 凸点材 料，为 了保证可靠的互连，UBM必须与用 于凸点 的焊料 合金相 容。18电镀凸点制作 流 程 印刷焊料凸点 制 作流 程现在大量采用的模板印刷方法，通过涂刷器和模板，将焊料涂刷在焊盘上。广泛应用在200um-400um 的焊盘间距印刷。对小间距焊盘，由于模板印刷不能均匀分配焊料体积，应用受到限制。影响模板印刷工艺质量因素很多，包括印刷压力、间隙高度、环境控制、重熔温度曲线等参数等。焊料颗粒大小和分布是直接影响焊料凸点均匀的一个重要因素，一般允许的最大颗粒直径为欲填充模板孔径最小宽度的三分之一。在电镀焊料凸点中，形成UBM 后，在焊盘上涂覆光刻胶以形成凸点图案。光刻胶可决定电镀凸点的形状和高度，因此在电镀凸点前，要去除光刻胶残渣。在电镀中焊料电镀后，形成的多为凸点蘑菇状。与其他方法相比较，电镀凸点成分及高度控制比较困难，因此多选共晶焊料，如63Sn/37Pb 等。电镀后，去除光刻胶，焊料凸点再进行重熔过程，获得球型凸点。资料来源：电子发烧友，华安证券研究所整理资料来源：电子发烧友，华安证券研究所整理敬请参阅末页重要声明及评级 说明证券研究报告华 安 证 券研 究所2.3先进封装重点技术-凸 点（bumping）凸点类型 C4:最早的FC晶圆C4 凸点制造技术是IBM公司 开发的 蒸镀工 艺，C4 工 艺可以 达到较 薄封装 外形和 较高引 脚密度 的要求，且具 有电性 能优良 以及凸 点芯片可返修等优点。此外，C4 焊料 凸点在 熔融过 程中的 表面张 力还可 以帮助 焊料与 金属层 进行自 对准，在一定 程度上 降低了 对沉积 精度及 贴片精 度的要求，一般C4 凸点芯片的 焊料回 流焊凸 点节距 可以小 至5 0 m。C2:随着IC 集成度的提高，芯片凸 点需要 满足细 节距以 及极细 节距芯 片的要 求。而C4 凸点 回流后 呈球型，尺寸 较大，在节距 较小时 容易发 生短路。因此，需要使用其他技术 进行细 节距芯 片的凸 点制作，C2（ChipConnection）技术是 其中的 主流技 术之一。C2 技术中使 用的Cu 柱直 径不受 高度影响，可以实 现更细 节距凸 点的制 备。电 镀过程 中不再 是电镀 焊料而 改为电 镀Cu。在 带焊料 帽Cu 柱制 造过程 中，除 了电镀Cu 还会在Cu 柱上再 电镀一层厚度较薄的焊料帽。因 为Cu 的热 导率和 电阻率 都优于 焊料，因此与C4 技术相 比，C2 凸 点有更 好的电 性能、热性能 和力学 性能。但是C2 凸 点的焊料体积非常小，故C2 凸点的 自对准 性不如C4 焊料凸 点。19电镀C4 凸 点制 作流程 电镀C2 凸 点制 作流程资
展开阅读全文